上图中，电源输入端 VIN 被一个很大的 ESD 单元保护着，其保护范围包括内部稳压器和 MOSFET， 因而可以承受很高的静电电压。 SW 端子内部常日没有 ESD 单元，由于大型 MOSFET 本身就可以像 ESD 保护单元一样动作，静电电流可经其内部体二极管流向 GND 或 VIN 端，也可利用它们的击穿特性实现保护。 BOOT 端有一个 ESD 单元处于它和 SW 之间，其它小旗子暗记端子也各有一个小型的 ESD 单元，它们常日都和输入串联电阻一起保护这些小旗子暗记端子免受静电放电的危害。
ESD 和 EOS 的差异当超过 ESD 单元钳位电压的过电压涌如今 IC 端子上时， IC 会不会破坏就取决于 ESD 元件被击穿期间通过它的能量的多少。ESD（ Electro Static Discharge, 静电开释）和 EOS（ Electrical Over Stress, 电气过应力）都是与电压过应力有关的观点，但它们之间的差异也很明确：
ESD 的电压很高（ > 500V），持续韶光相对较短（ < 1µs）
EOS 的电压相对较低（ < 100V），持续韶光更长一些（常日 > 1µs）
当持续韶光更长的 EOS 事宜发生时，冲击 ESD 保护单元的能量就会更多，常常超出 ESD 保护单元的最大冲击能量承受能力，这样就会在 ESD 保护单元中积累太多的热量，终极导致严重的毁灭性结果。常日情形下，芯片中支撑ESD 保护单元的其他部分也会连带着一起受损。
电源热插入导致的输入端过应力一种造成电源 IC 输入端受到 EOS 冲击的常见缘故原由是电源的热插入事宜，这种事宜发生在处于开机状态的电源被引入一个别系的时候。这种系统的输入端常日含有低 ESR 的陶瓷输入电容，它们与电源引线的电感一起发生谐振，可以导致高压振荡旗子暗记的涌现。下图显示的便是这样的场景，个中的电源是开着的，有两根引线将电源接入运用系统，个中的开关 S 用于仿照热插入的行为。
涌如今系统输入真个电压振荡旗子暗记的幅度与很多成分有关：电源供应器的内阻，引线的电阻和电感量，开关 S 的电阻，输入电容 C1、 C2 的电容量和它们的 ESR 的大小。作为一个例子，我们假设 12V 电源供应用具有很大的输出电容，电源引线的长度为 1.2m 并且具有很低的电阻，开关S 的阻抗也是很低的， C1、 C2 是 10µF/25V X5R 1206 的 MLCC。电源引线的总电感大约为 1.5µH，包括连接器在内其电阻约为 10mΩ。两只电容在 12V 直流偏置下的实际总容量约为 9µF，而且它们各自的 ESR 约为 5mΩ。下图显示了热插入事宜发生在这样的输入电路时的振荡过程的仿照结果。
从仿照结果可以看到，这样的热插入过程导致的输入电流高达大约 30A，由引线电感和输入电容导致的电压振荡波形的峰值险些可以达到直流输入电压的 2 倍。下图显示的是对同样的电路进行热插入测试的环境，个中的开关 S 被换成了 MOSFET，该 MOSFET 是用脉冲发生器驱动的，目的是让热插入的动作变成是稳定的，同时也是可以重复的。
从上图可以看到，实际的热插入事宜导致了比理论上更高的振荡电压峰值，这是由于 MLCC 输入电容在直流偏置电压下的电容量的非线性变革导致的，它的这种特性在图中的右侧显示出来。当电容上的电压升高时，它的电容量会低落，对其充电的电流进入更小的电容后就会得到更高的电压。在此案例中， 12V 电源的热插入事宜能导致大约 30V 的最高电压峰值。
肃清热插入期间电压尖峰的方法上面已经阐明过热插入期间电压尖峰发生的缘故原由，下图 将与输入电路有关的参数表达了出来：电源供应器的内阻Ri，电源传输线的电感 Lwire 和电阻 Rwire，具有低 ESR 的输入电容。
有多种方法可以降落热插入期间的电压振铃旗子暗记的幅度：
方法 1： 大多数电源供应器是利用了很大的输出电容的开关模式电源适配器，这种电路的输出阻抗很低，碰着热插入事宜时可以快速天生大电流。如下图那样增加一个共模电感和一只 ESR 比较高的小型电解电容，适配器的输出阻抗就会增加，谐振过程会受到抑制。
方法 2： 利用较小线径的适配器电缆来增加电缆的阻抗。为了达成好的谐振抑制效果，电缆的阻抗该当大于 0.3Ω，其坏处是电缆上的压降会增加。方法 3： 增加电缆两条线间的耦合程度。两线间更好的耦合可以形成相反的磁场，这对谐振的抑制有帮助。如下图显示了对 75cm 长、规格为 18AWG 的同轴电缆的仿照，根据漏感测试的结果，两线间的耦合度大概为 0.8。
通过利用不同类型的电缆进行丈量，可以确认耦合良好的线对谐振过程会有更好的抑制效果，相应的热插入过程所导致的电压尖峰也更低。方法 4： 由 LC 电路形成的谐振可以通过给输入电容并联一个 RC 电路进行抑制， RC 电路的参数可用下述方法进行打算，RS 的打算公式如下图：个中 LP是电缆的电感量， CIN是系统的输入电容， ξ 是希望的抑制系数。在前述的热插入案例中， LP 大约是 1.5µH， CIN 在 12V 时为 9µF。当我们选择良好的抑制效果(ξ = 1)时， RS = 0.2Ω。抑制电容 CS 的值必须足够大以避免它在热插入造成的电流脉冲涌现期间被过度充电，其电压增量 VC = IC 1/ωC，个中的 ω 是 LP 和 CIN 的谐振频率（丈量数据大约是 40kHz）。由于电流脉冲的幅度是 35A，要想使充电造成的电压增量小于 2V，我们须要电容的值大于 70µF。
在加入 100µF 和 0.2Ω 的 RC 电路后，针对上述的热插入案例再次进行仿真仿照，我们可以看到谐振被完备抑制住了，电压的过冲低于 2V，拜会下图所示。
在实践运用中，RC 抑制电路可以很随意马虎地通过利用一只 100µF/25V 的电解电容实现，它须要和陶瓷输入电容并联在一起。之以是这么大略，是由于大多数 100µF 的电解电容在 100kHz 频率下有大约 0.2Ω 的 ESR。不才图中的右侧电路就在输入端加入了 100µF/25V 电解电容，热插入试验表明其输入真个过冲会被完备抑制掉，不会有损毁风险再涌如今 IC 上。
其他造成电源 IC 输入端 EOS 的缘故原由
除了热插入造成的冲击以外，还有其他一些状况可能造成电源 IC 输入端受到 EOS 的攻击：a. USB 输出端短路测试造成 USB 开关输入端损毁下图显示的是一个范例的 USB 开关的运用电路图，有一个 1µF 的去耦电容放在靠近 IC 输入真个地方，电容前面有大约 10cm 的铜箔路径将它和 5V 主电源连接起来。
USB 端口都须要进行短路测试， 这个测试通过一个开关来仿照， IC 须要在侦测到短路往后快速将其 MOSFET 开关关断。从上图中的实例可以看到， MOSFET 开关关断的动作是有延时的，因而会有一个短时大电流流过 IC 之后关断才会发生。由于输入线有电感存在，此电感和输入端去耦电容 C2 会一起发生谐振，因而可在示波器上瞥见输入端涌现了高压脉冲，这很可能超过 IC 的最高耐压能力并将其损毁。为理解决这样的可靠性隐患，用于热插入风险戒备的类似方法可以被纳入考虑范围，因此我们要在电路中加入类似电解电容的 RC 抑制电路。抑制电路的参数打算方法是类似的，我们可以利用开关关断过程的 dI/dt 打算电容的值。实际上，一个 47µF 的电解电容就可以将电压峰值掌握在大约 6V 上，如下图 所示。
b. Buck 转换器的反向偏置问题事情在逼迫 PWM 模式下的 Buck 转换器在经由输出端反向偏置时会表现出 Boost 转换器的行为。如果转换器的输出端由高于预设输出电压的外部电源供电时， IC 内部的下桥 MOSFET 会从输出端吸入电流，再与上桥 MOSFET 一起形成一个Boost 转换器。如下图所示，该电路的输出端就由一个缓慢上升的 5V 电源供电，它的输入端电压将上升并终极将其 ESD 单元击穿。
像这种电源反向偏置的情形并不常常发生，但在存在电池的系统中就很随意马虎涌现。又如果在某些设计中利用了动态电压调节技能（通过反馈网络对输出电压进行调节），如果输出电容很大，又恰好碰着了输出电压的设定溘然变低，Boost 的动作就会发生了。
总结电源 IC 的破坏常常是由于输入电压过应力造成的，这在电源热插入导致涌现过高电压尖峰或由线路电感和低 ESR 陶瓷电容形成谐振时就会发生。当电源 IC 输入真个 ESD 单元碰着超过其能量承担水平的冲击能量时就会被破坏。造成 IC 破坏的 EOS 能量常日要比正常的人体模式（ HBM） ESD 能量高好几倍。当 ESD 单元被破坏的时候，作为其承载体的硅晶圆也会受到侵害。在大多数情形下，承载体的破坏会直接导致功率级的不正常运作，引起直通短路、功率级烧毁等问题。具有折返特性的 ESD 单元在被触发往后可能保持在低于事情电压的电压上，这会在被触发之后立即导致大电流的涌现。由于热插入事宜和电源线上的谐振效应都会将电压尖峰引入 IC 输入端，因而在电源设计过程中必须对这样的瞬态过程进行检讨，确保在任何情形下都不会在 IC 输入端形成高电压。由于 ESD 单元的激活电压总是高于器件的绝对最大额定值，运用中能够涌现的电压就不能超过 IC 的绝对最大额定值，以便确保 ESD 单元在事情过程中不会被激活。
结束。喜好文章的朋友请点击右边关注我的头条号@硬件大不同，也欢迎点赞收藏转发！
