针对高速BGA封装与PCB差分互贯串衔接构进行设计与优化，着重剖析封装与PCB互连区域差分布线办法，旗子暗记布局办法，旗子暗记孔/地孔比，布线层与过孔残桩这四个方面对高速差分旗子暗记传输性能和串扰的详细影响。
利用全波电磁场仿真软件CST建立3D仿真模型，时频域仿真验证了所述的优化方法能够有效改进高速差分旗子暗记传输性能，减小旗子暗记间串扰，实现更好的旗子暗记隔离。
近年来，球栅阵列（BGA）封装因体积小，引脚多，旗子暗记完全性和散热性能佳等优点而成为高速IC广泛采取的封装类型。
为了适应高速旗子暗记传输，芯片多采取差分旗子暗记传输办法。随着芯片I/O 引脚数量越来越多，BGA焊点间距越来越小，由焊点、过孔以及印制线构成的差分互贯串衔接构所产生的寄生效应将导致衰减、串扰等一系列旗子暗记完全性问题，这对高速互连设计提出了严厉寻衅。
目前国内外学者对付板级旗子暗记完全性问题的研究仍多集中于水平传输线或者单个过孔的建模与仿真，频率大多在20 GHz以内。对付包括过孔、传输线的差分互贯串衔接构的传输性能以及耦合问题研究较少。并没有多少技能去减少封装与PCB互连区域垂直过孔间的串扰。
文章针对高速BGA封装与PCB差分互贯串衔接构进行设计与优化。着重剖析改进差分布线办法，旗子暗记布局办法，旗子暗记孔/地孔比，布线层与背钻这四个方面对改进高速差分旗子暗记传输性能和串扰的详细影响。利用全波电磁场仿真软件CST微波事情室建立3D仿真模型。仿真频率达到40 GHz，在时域和频域同时验证了所述优化方法的有效性。
1、物理模型
1.1 差分互贯串衔接构
在高速旗子暗记传输中，差分旗子暗记因具有减小轨道塌陷和电磁滋扰、提高增益、肃清共模噪声和开关噪声滋扰等优点而被广泛利用。高速差分旗子暗记通过IC封装到达PCB板各层进行传播，为了实现BGA封装基板与PCB各层的电气连接，由水平差分线和垂直差分过孔共同构成了差分互贯串衔接构，如图1所示。
图1 BGA封装与PCB板垂直互贯串衔接构
1.2 仿真环境及参数设置
本文采取的仿真环境为全波电磁场仿真软件CST微波事情室，集时频域算法为一体，含多个全波及高频算法，可仿真任意构造、任意材料下的S 参数，并可以与电路设计软件联合仿真。
几种优化方案均由CST微波事情室建立三维物理模型，PCB 的层叠构造如图2 所示，PCB板共12层，第1，3，5，8，10，12层为旗子暗记层（走线层），第2，4，6，7，9，11 层为电源或地层。板厚为97.6 mil，板材介电常数3.8，损耗正切0.012。
0.8 mm间距BGA扇出过孔间距为31.4 mil，过孔孔径8 mil，线宽/线距5 mil，差分走线在第10层。
图2 PCB板层叠构造剖面图
2、优化与设计
从四个方面进行设计优化，以改进高速差分旗子暗记的传输性能及旗子暗记间串扰。分别为差分布线办法，旗子暗记分布办法，旗子暗记孔/地孔比，布线层选择与过孔残桩。CST仿真的结果以S 参数的形式表示，仿真频率达40 GHz，在时域和频域同时验证所述优化方法的有效性。
2.1 布线办法
差分旗子暗记从过孔引出时，不同的布线办法会对差分旗子暗记的传输特性有很大的影响，如果传输线不能等长等距，就会引起旗子暗记失落真，产生共模噪声。
如图3所示，旗子暗记从过孔引出时分别采纳三种布线办法，0°，90°转角，45°转角，每对差分过孔周围有两个隔离地孔。布线在PCB板第10层。
图3 三种差分线引出办法
图4因此上三种不同布线办法的插入损耗。显然，种水平对称的办法传输性能。差分旗子暗记主要的便是等长等距，等长的目的是要确保时序的准确与对称性，两条传输线上的任何时延差或错位，都会导致差分旗子暗记失落真，并使部分差分旗子暗记变成共模旗子暗记，产生电磁滋扰。
等距的目的是保持差分阻抗的同等性。45°和90°转角在布线时都无法做到的等长等距，产生相位差和共模噪声。
图4 不同布线办法下差分对的插入损耗
图5和图6分别从频域和时域展示了三种布线办法所产生的共模噪声。不论是45°转角还是90°转角，产生的共模噪声都比0°高得多，而45°转角布线要略优于90°转角。
图5 不同布线办法下共模噪声频域比较
图6 不同布线办法下共模噪声时域比较
根据履历法则，为了把错位坚持在旗子暗记上升边10%以内，哀求两线长度匹配至上升边空间延伸的10%以内。这种情形下，对走线总长度的匹配哀求如下：
ΔL =0.1×RT×v
式中：ΔL 表示为错位坚持在上升边的10%以内，两条走线之间的长度偏差；RT表示旗子暗记的上升边；v 表示差分旗子暗记的传播速率。如果旗子暗记的传播速率大致为6 in/ns，上升边为100 ps，那么两条走线的长度应匹配至其偏差小于60 mil。
由于高速旗子暗记上升韶光越来越短，留给缘于走线长度偏差的错位预算在不断变小，使得走线长度之间的匹配显得愈加主要。
因此在实际运用中，应只管即便采取0°这样水平对称的办法布线，来达到等长等距的目的。
2.2 旗子暗记分布办法
BGA封装管脚在扇出时通过过孔连接至PCB板其他各层，几十对差分对同时高密度、长线并行，相邻的传输线由于电场和磁场的浸染（耦合电容/耦合电感），一对差分线传输的旗子暗记会对相邻的传输线产生串扰[9]。
由于BGA焊点的排列是固定的，因此焊盘和过孔的位置取决于焊点的分布，合理的BGA管脚旗子暗记布局可以改进差分对之间的串扰。不同旗子暗记分布办法见图7。
图7 不同旗子暗记分布办法
如图7所示的两种布局办法：3对旗子暗记横向水平支配；3对旗子暗记正交支配。
每对旗子暗记周围各有两个隔离地孔。中间为受扰线，两边为滋扰线，根据走线将3对差分对定义成6个差分端口，D1~D3为BGA扇出端，通过不雅观察D4，D6端口对D2端口的远端串扰来剖析相邻通道的串扰情形，由于两边对称，只需不雅观察D4端口对D2端口的串扰。差分对远端串扰比较如图8所示。
图8 不同旗子暗记分布办法下差分对远端串扰比较
由图8所示的结果可以看到，旗子暗记正交布局时，由于孔？孔之间间隔增大，孔?孔耦合减小，从端口D4到端口D2的远端串扰低于水平布局时的远端串扰。
由表1可知，优化后的远端串扰比原设计在大于5 GHz频带内有5～15 dB的改进。图9从时域也验证了正交布局的优胜性。优化后的设计瞬态峰值噪声比原设计降落了10 mV，如表1所示。
图9 不同旗子暗记分布办法下差分对远端串扰时域相应比较
表1 远端串扰比较
2.3 旗子暗记孔/地孔数量比
由于在设计中BGA焊点的间距是固定的，一味增加旗子暗记之间的间隔来降落串扰不太可能，大略的方法便是在主要旗子暗记孔周围增加地孔隔离。
以下四种方案旗子暗记孔/地孔(S G) 比分别为1∶1，1∶2，1∶3，1∶4，旗子暗记布局办法采纳第2.2节中正交布局办法，如图10所示。
图10 不同S G 比旗子暗记布局
四种方案远端串扰比较如图11所示，S G 比为1∶2时，差分旗子暗记的远端串扰要比1∶1时有很大改进。由表2可知，在5~30 GHz频段，S G 比1∶2比1∶1远端串扰降落了8~17 dB。
在主要旗子暗记孔周围增加地孔隔离，能够缩短地回流路径、降落旗子暗记过孔的电感不连续性，因此可以在一定程度上改进串扰，但是很快就会饱和，S G 比1∶4与1∶3时差别已然不大，远端串扰的改进很有限。
4种方案远端串扰的时域仿真结果如图12所示，可以得到与频域同样的剖析结果。从时域结果可得到4种方案的瞬态峰值噪声，S G 比1∶1时高达22 mV，1∶2时则很快降落到6 mV，1∶3和1∶4时均在1.6 mV旁边，相差不到0.03 mV，如表2所示。
图11 四种方案远端串扰比较
图12 四种方案远端串扰时域相应比较
表2 远端串扰比较
由于BGA封装引脚数量有限，并不能无上限地增加地孔数量。在串扰影响和引脚数量的权衡之下，20 GHz以内S G 比1∶2与1∶3差异不大，选择1∶2即可。20 GHz以上时，S G 比1∶3要明显优于1∶2。
2.4 布线层选择与过孔Stub的影响
在主要旗子暗记孔周围增加地孔隔离是降落串扰大略的方法，但是很快就饱和了，而且这样很难达到一个空想的屏蔽。
在封装与PCB互连区域，高速差分对之间除了孔的耦合，线耦合也都是引起串扰的主要成分。此刻，除了考虑之前的三个方面影响，还应剖析和研究布线层以及过孔残桩对串扰的影响。
图13的情形，三个差分对分别布在不同层且具有不同过孔Stub长度，旗子暗记正交布局，每对差分过孔周围设置6个隔离地孔。图13（a）中3个差分对都布在PCB第10层，靠近底层。图13（b）中两侧的滋扰线从第10层移到第3层，且将长Stub背钻59.1 mil。
这样两边滋扰旗子暗记与中间受扰旗子暗记之间孔耦合的垂直长度显著减少。图13（c）与图13（b）恰好相反，中间的受扰线布在第3层并且背钻，两边滋扰线布在第10 层。图13（d）中间受扰线布在第10层，两边滋扰线布在第3层且保留长Stub。
远端串扰的频域比较如图14 所示，与方案（a）比较，方案（b）减小了两边滋扰旗子暗记过孔的垂直长度，孔耦合减少，而且3对差分线不在同一层，线?线之间耦合也减小了，串扰会有很大改进。
由表3 可知，在5~30 GHz频带内，方案（b）比方案（a）远端串扰改进了4~12 dB。方案（c）与（b）的差异在于（c）有多余的孔线耦合，（c）中受扰线放在第3层且背钻，滋扰线放在第10层，虽然孔耦合也可以减小，但是两边长长的滋扰旗子暗记孔会对中间差分线产生线滋扰。
而方案（b）中，由于滋扰旗子暗记孔背钻，受扰旗子暗记在经由时，并没有长Stub对差分线的滋扰。由此，方案（b）的串扰是的。如果没有背钻，如方案（d），虽然三对旗子暗记差分线不在同一层，但长长的Stub不仅会影响阻抗的连续性，使自身差分旗子暗记产生谐振，还会增大相邻差分旗子暗记之间的串扰，乃至都不如方案（a）将旗子暗记都支配在靠近底层。
图14 四种方案远端串扰比较
从时域仿真结果中可以得到与频域同样的剖析结果，如图15所示。由表3可知，四种方案的瞬态峰值噪声，方案（b），方案（d）。因此，在今后的设计中，为避免过孔长Stub对旗子暗记的滋扰，差分线应只管即便靠近PCB板底层布线，多走内部带状线。
几对并行的差分旗子暗记可分别支配在不同旗子暗记层以降落串扰，但要把稳布在浅层的旗子暗记过孔一定要背钻。
图15 四种方案远端串扰时域相应比较
表3 远端串扰比较
3、实验结果比较与剖析
通过对以上仿真结果进行比较与剖析，可以得到如下设计和优化建议：
（1）差分旗子暗记从过孔引出时，为知足等长等距的哀求，应只管即便采取水平对称的布线办法，以达到的传输性能和的共模噪声。如果布线时无法做到的水平对称，45°转角布线要优于90°转角布线。
（2）BGA封装旗子暗记引脚布局采取正交办法，可充分降落差分对之间串扰的影响。与水平布局比较，正交布局在5~30 GHz频带内串扰有5～15 dB的改进。
（3）在主要旗子暗记孔周围增加地孔隔离，可以在一定程度上改进串扰，但是很快就会饱和，由仿真结果可知：20 GHz以内给每一对旗子暗记孔周围支配4个地孔，就可以很好的降落差分旗子暗记间的串扰，知足旗子暗记完全性哀求。20 GHz以上时，可在某些高速旗子暗记周围支配6个隔离地孔，以改进旗子暗记之间的串扰。
（4）在选择布线层时，为避免过孔长Stub对旗子暗记的滋扰，差分线应只管即便靠近PCB板底层布线，走内部带状线。如果很多对差分对并行传输，几对差分旗子暗记可分别支配在不同旗子暗记层以降落串扰，但要把稳布在浅层的差分旗子暗记过孔一定要背钻。
4、结论
本文通过对高速BGA封装与PCB差分互贯串衔接构的优化设计，利用CST全波电磁场仿真软件进行3D建模，分别研究了差分布线办法、旗子暗记布局办法、旗子暗记孔/地孔比、布线层与过孔残桩这四个方面对高速差分旗子暗记传输性能和串扰的详细影响。
时频域仿真结果表明，所述优化方法能够有效改进高速差分旗子暗记传输性能，减小差分旗子暗记间串扰，实现更好的旗子暗记隔离。
为担保高速旗子暗记传输系统的旗子暗记完全性供应了主要依据，对付高速PCB设计具有一定的辅导意义。
本文编辑转载，转载目的在于通报更多信息，并不代表本网赞许其不雅观点和对其真实性卖力。如涉及作品内容、版权和其它问题，请在30日内与本"大众年夜众号联系，我们将在第一韶光删除内容!
