浅析时钟缓冲器的选型｜你真的选对buffer了吗？_时钟_缓冲器

对付一个大型电子系统来说，须要很多不同频点和同频点的时钟来保障系统的精准运行。
但是，如果每个节点都选用晶振或晶体，则会增加PCB板子尺寸和BOM本钱。
而选择集成度更高的时钟芯片和时钟缓冲器则可以有效降落系统本钱，简化电路设计，同时也能为系统多个组件供应多路参考时钟。

那么，时钟缓冲器究竟该当怎么选，才能更适宜自己的利用场景呢？可以从下面这几个关键指标来做选择。

时钟源经由缓冲器后，缓冲器本身的抖动会增加到时钟的内在抖动上，从而恶化全体系统时钟的相位噪声，这个参数定义为缓冲器的额外抖动或者在指定频带范围内的额皮毛位抖动。

时钟缓冲器本身不产生时钟旗子暗记，除非有输入旗子暗记，否则不能丈量相位抖动。
为了定性剖析缓冲器对付相位抖动的影响，必须首先丈量时钟源的相位抖动，然后是时钟源和缓冲器一起事情时的相位抖动，缓冲器的相位抖动可以通过公式打算出来。

在打算相位抖动时常日做的假设是时钟源和缓冲器噪声不干系，而且由纯粹的随机抖动组成。

当然，附加相位抖动还依赖于输入时钟旗子暗记的旗子暗记转换率（slew rate)。
较低的slew rate常日导致较高的附件抖动。
这也是设计职员须要考虑的。

不同的电子系统的时钟源是不一样的， 有晶体、振荡器或者外部时钟， 格式也不一样，有单端和差分。

赛思的时钟缓冲器可以支持3种不同的输入办法，涵盖了目前市场上普遍的输入办法，可以知足客户日常利用。

3.输出时钟参数（包括输出路数、 输出电压、输出格式等）

随着电子产品的功能的增加，对芯片功能和产品功耗的哀求也越来越高，针对时钟buffer输出电压的哀求也越来越多。

赛思的时钟buffer可以支持多种电压输出，单端输出电压1.5v/1.8v/2.5v/3.3v；差分输出电压2.5v/3.3v。
最多可以知足10路输出，能够适配于不同的客户需求。

当然，时钟缓冲器的参数还有：输出之间的指定偏斜；电源噪声抑制比（PSRR)等。

要想选到更好的时钟buffer，可以从利用场景的数据指标哀求入手，选择适配这些指标的时钟Buffer即可。

赛思针对时钟缓冲器的不同数据指标需求，推出了1：10单端时钟缓冲器AC2101和1：10差分时钟缓冲器AC2301。
对标市场主流运用型号，为无线基站BBU&RRU、有线通信、数据存储、做事器和高速以太网等浩瀚运用处景供应更多选择。

AC2101和AC2301都是基于非PLL的扇出型缓冲器。

时钟输出有两个独立的区，每个区都具备独立于内核电压的专用电源电压引脚，可启动根本电压电平转换。

器件的通用输入级可支持两个差分或单端输入和一起晶体输入，低噪声3:1输入复用器支持无差错切换，可肃清输入时钟切换期间无效脉冲传输到器件输出真个风险。

AC2301差分输出可以按Bank分别配置为LVDS，LVPECL或HCSL输出格式。
详细参数参考下表：

赛思深耕时频领域，专注于时钟系统产品及办理方案的研发设计。

目前品牌旗下拥有时频设备、时频模块、 时钟发生器、PCIE时钟、 时钟缓冲器、 晶振、OCXO等产品。
更多系列的高稳时钟、Buffer产品及时钟芯片等，也在不断的研发中。

赛思核心团队出自环球顶尖时钟技能公司，研发团队和公司规模属海内时频领域TOP。
自有FPGA守时和授时算法，可提升时钟守时和授时能力；所有时频关键技能都有自研能力，无需外协功能模块，可快速定位和解决产品问题；具有硬件设计与软件深度定制开拓能力，可供应定制化办理方案……

正是由于赛思时频研发能力强大、技能前辈，才能不断地创新发展，为客户供应“一站式”的定制化办理方案，为数字经济时期社会各行各业供应韶光频率基准。