1. 电源管脚
VCCINT：内核电压。常日与FPGA芯片所采取的工艺有关，如130nm工艺为1.5V、90nm工艺为1.2V。
VCCIO：端口电压。一样平常为3.3V，还可以支持选择多种电压，如5V、1.8V、1.5V等。
VREF：参考电压。
GND：旗子暗记地。
2. 时钟管脚
VCC_PLL：锁相环管脚电压，直接连VCCIO。
VCCA_PLL：锁相环仿照电压，一样平常通过滤波器接到VCCINT上。
GNDA_PLL：锁相环仿照地。
GNDD_PLL：锁相环数字地。
CLK[n]：锁相环时钟输入，个中n表示锁相环序号。
PLL[n]_OUT：锁相环时钟输出，个中n表示锁相环序号。
3. 配置管脚
MSEL[1..0]：用于选择配置模式。FPGA有多种配置模式，如主动、被动、快速、正常、串行、并行等，可以对此管脚进行选择。
DATA0：FPGA串行数据输入，连接至配置器件的串行数据输出管脚。
DCLK：FPGA串行时钟输出，为配置器件供应串行时钟。
nCSO(I/O)：FPGA片选旗子暗记输出，连接至配置器件的nCS管脚。
ASDO(I/O)：FPGA串行数据输出，连接至配置器件的ASDI管脚。
nCEO：下载链器件使能输出。在一条下载链(Chain)中，当第一个器件配置完成后，此旗子暗记将使能下一个器件开始进行配置。下载链的末了一个器件的nCEO应悬空。
nCE：下载链器件使能输入，连接至上一个器件的nCEO。下载链第一个器件的nCE接地。
nCONFIG：用户模式配置起始旗子暗记。
nSTATUS：配置状态旗子暗记。
CONF_DONE：配置结束旗子暗记。
4. 用户I/O
I/O[n]：可用作输入或输出，或者双向口，同时可作为LVDS差分对的负端。个中n表示管脚序号。
5. 分外管脚
VCCPD：用于选择驱动电压。
VCCSEL：用于掌握配置管脚和锁相环干系的输入缓冲电压。
PORSEL：上电复位选项。
NIOPULLUP：用于掌握配置时所利用的用户I/O的内部上拉电阻是否事情。
TEMPDIODEn/p：用于关联温度敏感二极管。
FPGA开拓板的主芯片EP2C8Q208C8如图2-2所示。
图2-2 EP2C8Q208C8管脚图
电源电路设计电源是全体系统能够正常事情的基本担保，如果电源电路设计得不好，系统有可能不能正常事情，或者纵然能正常事情但是散热条件不好，导致系统不稳定等非常情形。以是如何选用得当的电源芯片，以及如何合理地对电源进行布局布线，都是值得下大工夫研究的。
在选用电源之前要仔细阅读FPGA的芯片手册，一样平常来说，FPGA用到的管脚和资源越多，所须要的电流就越大，当电路启动时FPGA的瞬间电流也比较大。通过数据手册中供应的电气参数，确定FPGA最大须要多大的电流才能事情。下面是几种常利用的FPGA参考电源芯片。
AMS1117系列稳压器可以供应1A电流，线型电源(适用208管脚以下、5万逻辑门以下的FPGA)。
AS2830(或LT1085/6)稳压器可以供应3A电流，线性电源(适用240管脚以下、30万逻辑门以下的FPGA)。
TPS54350稳压器可以供应3A电流，开关电源(适用大封装大规模的高端FPGA)。
为了降落FPGA电路本钱，电源电路采取ASM1117电源芯片进行设计，如图2-3所示。
图2-3 电源电路设计事理图
滤波电容电路模块设计为了担保FPGA芯片正常事情，其每一个内核电压VCCINT和端口电压VCCIO引脚都需添加一个电容，以滤除外电路对FPGA主芯片的影响，其范例电路如图2-4所示。
图2-4 电源电路设计事理图
JTAG调试与AS下载电路的设计FPGA是SRAM型构造，本身并不能固化程序。因此，FPGA须要一片Flash构造的配置芯片来存储逻辑配置信息，用于进行上电配置。以Altera公司的FPGA为例，配置芯片分为串行(EPCSx系列)和并行(EPCx系列)两种。个中EPCx系列为老款配置芯片，体积较大，价格高。而EPCSx系列芯片与之比较，体积小、价格低。在把程序固化到配置芯片之前，一样平常先利用JTAG模式去调试程序，也便是把程序直接下载到FPGA芯片上运行。虽然这种办法在断电往后程序会丢失，但是充分利用了FPGA的无限擦写性。以是一样平常FPGA有两个下载接口：JTAG调试接口和AS下载接口。所不同的是前者下载至FPGA，后者是编程配置芯片(如EPCSx)，然后上电复位再配置FPGA。如图2-5所示是JTAG模式和AS模式的电路事理图。
图2-5 JTAG模式和AS模式电路设计事理图
时钟电路设计FPGA的全局时钟该当是从晶振分出来的，最原始的频率。其他须要的各种频率都是在这个根本上利用PLL或其他分频手段得到的。晶振可以分为无源晶振和有源晶振。无源晶振有2个引脚的无极性元件，须要借助于外接设备内部的振荡时钟电路才能产生振荡旗子暗记，自身无法振荡起来。有源晶振有4只引脚，是一个完全的振荡器，器件内部除了石英晶体外，还有晶体管和阻容元件。因FPGA内部不存在振荡时钟电路，故需采取有源晶振进行时钟电路设计，同时在输出端串接了一个100欧姆和一个0欧姆电阻，以方便时钟电路调试，如图2-6所示是时钟电路事理图。
图2-6 时钟电路事理图
复位电路的设计电源是全体系统能够正常事情的基本担保，如果电源电路设计得不好，系统有可能不能正常事情，或者纵然能正常事情但是散热条件不好，导致系统不稳定等非常情形。以是如何选用得当的电源芯片，以及如何合理地对电源进行布局布线，都是值得下大工夫研究的。
一样平常复位电路采取的是低电平复位，只有个别单片机采取高电平复位办法。常见的电平复位电路分为芯片复位和阻容复位。前者的复位旗子暗记比较稳定，而后者随意马虎涌现抖动。下面是几种常利用的复位芯片。
常用的芯片复位有MAX708S/706S系列，它们可供应高、低电平两种复位办法和电源监控能力(监控电源电压低到一定程度自动复位)。
IMP811是一款比较低廉的复位芯片，只有低电平复位功能，但是其体积非常小。
从FPGA电路板价格低廉角度出发，复位范例连接电路如图2-7所示。
图2-7 复位电路设计事理图
锁相环外围电路的设计Altera公司的FPGA内嵌仿照锁相环，但为了使锁相环正常事情，其外围必须加入一个10mH的电感、一个0.1uF和一个0.01uF的瓷片电容，以及一个10uF的电解电容，如图2-8所示为锁相环外围电路事理图。FPGA的锁相环可以通过反馈路径来肃清时钟分布路径的延时，可以做频率综合(如分频和倍频)，也可在去抖动、改动占空比移相等运用中利用。
图2-8 锁相环外围电路事理图
LED电路的设计为了便于验证FPGA最小系统时钟电路和主芯片是否可以正常事情，一样平常系统都需接入8位LED等，如图2-9所示为LED电路设计事理图。
图2-9 LED电路设计事理图
高速SDRAM存储器接口电路设计SDRAM可作为软嵌入式系统(SOPC)的程序运行空间，或者作为大量数据的缓冲区。SDRAM是通用的存储设备，只要容量和数据位宽相同，不同公司生产的芯片都是兼容的。一样平常比较常用的SDRAM包括当代HY57V系列、三星K4S系列和美光MT48LC系列。例如，4M×32位的SDRAM，当代公司的芯片型号为HY57V283220，三星公司的为K4S283232，美光公司的为MT48LC4M32。这几个型号的芯片可以相互更换。SDRAM范例电路如图2-10所示。
图2-10 高速SDRAM存储器接口事理图
Flash存储器接口电路设计Flash可作为SOPC系统的程序存储空间，或者作为程序的固件空间。最常利用的是AMD公司或者Intel公司的Flash。在小容量的Flash选择上，AMD公司的Flash性价比较高，而高容量的Flash选择上，Intel公司的Flash性价比较高。Flash同样也可以通过设置实现8位和16位的数据位宽，范例的16位模式下的Flash连接如图2-11所示。
图2-11 Flash存储器接口电路事理图
FPGA最小系统扩展接口电路设计为了完成FPGA对外围电路的掌握，一样平常来说，FPGA最小系统都须要利用扩展接口电路来外接其他外围设备，同时也须要将电压5V、3.3V、GND引出，其范例电路如图2-12所示。
图2-12 FPGA最小系统扩展接口电路事理图
