一、产品静电滋扰的根本
1、静电的种类及模型
（1）人体模型HBM
定义：仿照人和导体之间发生的放电，常用模型：
（2）带电器件模型CDM
定义：基于已带电的器件通过管脚与地打仗时，发生对地放电引起器件失落效而建立的，器件带电模型如下
（３）机器模型
定义：机器由于摩擦或感应也会带电
2、静电滋扰对设备的影响
（1）热效应----硅区融化，器件破坏---降落电流
（2）强电场效应----介质击穿，电路失落效--降落电压
（3）电磁脉冲效应---滋扰通信，事情非常
3、静电的损伤类型
（1）突发性失落效：电路参数明显发生变革，功能可能损失，有永久性破话--随意马虎检测
（2）潜在性失落效：器件性能的部分退化，不影相应有功能，但生命周期缩短--不易检测
二、产品静电滋扰剖析
１、静电放电特点及类型
（１）高电位，强电场，瞬态大电流－－几十Ａ－－传导特性
（２）有强烈的电磁辐射形成电磁脉冲－－辐射特性
（３）有繁芜的物理过程，很难重复－－放电的速率，温度湿度等影响；
２、静电的模型及波形
波形特点：宽频带、高幅值（传导与辐射（环路大导致的）形式滋扰干系电路），哀求防护器件相应速率较高，
３、放电回路
（１）直接放电电流路径
（２）间接放电电流路径
（3）容性耦合
静电放电产生容性耦合的机理是：静电电流流过阻抗变革的参考地平面时，会在参考地平面上产生变革电压。平行于静电电流泄放路径参考地平面的导线，会由于容性耦合产生骚扰电压，当骚扰电压幅值超过芯片容错电压时则会引起芯片误动作，严重情形下会导致芯片内部半导体器件过压击穿而彻底破坏。
容性耦合是由于电容两端电压变革产生的，参考地平面与旗子暗记布线（导线）之间阻抗越大则相称于电容两端电压变革越大，容性耦合越强。大略点说便是高阻状态旗子暗记布线更随意马虎产生容性耦合，低阻抗旗子暗记布线则不随意马虎产生容性耦合。这便是险些业内所有专家都建议芯片未利用的旗子暗记引脚不要悬空的缘故原由，芯片引脚悬空就意味着是高阻状态。
（４）感性耦合－简化模型
静电放电产生感性耦合的机理是：静电放电变革电流流过参考地平面时，当碰着阻抗较低的旗子暗记布线，会沿着阻抗较低的旗子暗记布线流进芯片，在芯片内部产生骚扰电压或者以电流形式冲击芯片，严重时会造成芯片内部半导体器件因过流烧毁。
另一种情形是由于参考地平面流过变革的交变电流时，平行于参考地平面的导线，会因感性耦合产生冲击电流，当冲击电流超过芯片内部半导体冲击电流时，严重情形下会造成芯片内部半导体因过流破坏。分外情形是当旗子暗记布线的电流环路面积较大时，参考地平面交变电流会在电流环路中产生感应电动势，感应电压超过芯片或者电路事情容错电压时，则会造成系统或者电路事情状态的非常
（5）ESD静电枪本身的辐射
三、产品静电设计思路
1、ESD对单板的影响与设计对策
包含：
（1）端口防护
（2）地回路阻抗较大
（3）空间场耦合到干系环路上，导致旗子暗记滋扰；
2、芯片静电防护：
（1）保护器件相应管脚安装ESD保护器件，包含过流与过压器件
（2）Can端口电路ESD防护
（3）USB端口ESD防护
（4）防护器件的位置及PCB走线以及把稳事变
A、防护器件靠近接口位置，走线尽可能地短
B、防护电容走线尽可能地短，接地须要多打孔接地；
C、晶振不能靠近接口或板边放置；
3、构造接地方面
金属连接器须要36度搭接
针对带有空隙的产品，可以增加迷宫构造，增加间隔或在PCB部分增加绝缘垫，增加放电间隔
履历值：1KV须要间隔1mm；
四、静电设计结论
1、复位旗子暗记须要滤波处理，PCB走线只管即便短，与地之间环路只管即便小；
2、PCB上旗子暗记与GND环路要小，同时只管即便降落地阻抗；
3、内部线缆接口须要滤波，抑制静电耦合滋扰；
