首页 » 科学 » 小芯片互联迈出关键一步!UCIe IP成功实现跨厂商互操作_芯片_思科

小芯片互联迈出关键一步!UCIe IP成功实现跨厂商互操作_芯片_思科

神尊大人 2024-09-08 08:38:10 0

扫一扫用手机浏览

文章目录 [+]

通过在单个封装中异构集成多个芯片,Multi-Die 系统能够供应更精良的处理能力和性能表现。
一系列技能创新为Multi-Die系统的涌现铺平了道路,个中的关键之一是UCIe标准。
UCIe于2022年3月推出,属于Die-to-Die连接的实际标准,意在环绕履历证的芯片(或称为小芯片)建立更广泛的生态系统。

UCIe 的创立初衷是简化来自不同供应商、不同工艺技能的芯片之间的互操作性。
那么,UCIe 标准能够实现吗?答案是肯定的。
新思科技与英特尔已经成功地利用 UCIe 标准实现了不同工艺、不同厂商IP之间的互操作。

小芯片互联迈出关键一步!UCIe IP成功实现跨厂商互操作_芯片_思科 小芯片互联迈出关键一步!UCIe IP成功实现跨厂商互操作_芯片_思科 科学

新思科技与英特尔UCIe互操作性测试取得重大打破

小芯片互联迈出关键一步!UCIe IP成功实现跨厂商互操作_芯片_思科 小芯片互联迈出关键一步!UCIe IP成功实现跨厂商互操作_芯片_思科 科学
(图片来自网络侵删)

2023 年夏末,在英特尔On技能创新大会上,新思科技与英特尔携手达成了一项里程碑式的造诣:在通用芯粒互连技能(UCIe)互操作性测试芯片演示中,双方基于各自的UCIe PHY IP成功实现了稳健的UCIe流量传输。

这次成功的UCIe测试芯片演示是新思科技与英特尔长期互助的崭新成果。
为了展示芯片事情时的互操作性,英特尔找到了新思科技,新思科技是业内率先供应可用UCIe IP的企业。
期间,来自天下各地的多个团队共同参与了这次测试。
除了封装设计外,团队还进行了大量的流片前事情,例如利用新思科技VCS®功能验证办理方案对每个测试芯片进行仿真,从而创造可能存在的问题。

英特尔的测试芯片Pike Creek由基于Intel 3技能制造的英特尔UCIe IP小芯片组成。
它与采取台积电公司N3工艺制造的新思科技UCIe IP测试芯片形成组合。
这一成功组合模拟了现实Multi-Die系统中可能发生的芯片混搭与匹配,证明了这种方法在商业上是可行的。

新思科技与英特尔的这项互助成果具有主要意义,他们为UCIe 标准的推广和运用供应了宝贵的履历。
目前,双方操持将总结出的一些履历教训与UCIe同盟分享。
UCIe同盟卖力监督UCIe标准,并正在为该标准制订合规操持。

部分履历教训包括:

1.利用现有测试芯片进行评估:由于芯片制造耗时较长,并且验证各方面是否按预期事情也须要投入大量的本钱和韶光,因此双方找到一种利用现有测试芯片的方法是评估兼容性的空想之选。

2.重视 Multi-Die 系统的整体方案:设计Multi-Die系统须要全面的方案,须要重复利用封装或电路板设计时尤为如此。
在电路板上供应尽可能多的灵巧性,可为日后的利用供应更多选项。

3.开放标准的主要性:类似UCIe这样的开放标准为器件的互操作性供应了保障。
当链路的两端都由同一家公司管控时,自然不用担心两端能否兼容。
但在接下来的几年里,可能会有许多的公司不愿意两头兼顾,而是会选择从市场上购买的组件。

4.IP混搭有了依据:小芯片有助于降落前辈制程节点的制造本钱,支持对设计进行分区以包含多个制程节点。
如果没有相应的标准,IP可用性就会受到限定,而根据IP可用性选择制程节点的做法自然也就算不上最佳方法了。
UCIe测试芯片互操作性演示为IP设计的混搭与匹配供应了切实的依据,并为开放式小芯片生态系统奠定了根本。

UCIe IP:开启 Multi-Die 系统可靠性与性能之门

Multi-Die系统架构的优点之一是它可以由来自不同供应商、基于不同制程节点的芯片组成。
这在掌握本钱乃至优化功耗、性能和面积(PPA)方面都具有灵巧性。
UCIe是将不同元件组合在一起的关键要素,并使各个元件能够相互通信,同时支持一系列前辈封装技能。
UCIe同盟将UCIe视为开放小芯片生态系统的一大推动成分。
这样的生态系统可能会引发新一轮的定制芯片创新浪潮,以知足当下无处不在的AI、连接和云打算对性能的无限渴求。

然而,纵然符合 UCIe 标准的 Multi-Die 系统在开拓、测试和制造过程中表现良好,开拓者仍需确保实际系统中的 Die-to-Die 连接始终保持可靠。
这不仅须要在开拓和制造阶段,更须要在设计运行多年之后。
UCIe IP正是在此发挥着重要浸染。

由于 Multi-Die 系统的繁芜性,提高 SoC 中的质量水平至关主要。
要精确实现这一目标,须要利用高质量的构建模块(芯片和 IP)、仿真和验证工具,以及持续的测试和现场监控(包括修复),以便能够主动办理任何问题。

UCIe IP常日由以下三部分组成:掌握器,用于在基于PCIe、CXS和串流协议等常见协议的芯片之间实现低延迟;PHY,用于实现封装中的高性能和低功耗连接;验证IP,用于加快验证收敛。
内置的可测试性功能使开拓者能够在裸片测试阶段找出有缺陷的裸片。

为Multi-Die系统选择UCIe标准IP的好处紧张表示在:

1.选择符合 UCIe 标准的接口 IP 可实现芯片之间的无缝连接和互操作性,而不会影响全体系统。

2.此外,除了针对已知良好芯片的可测试性功能外,IP还可以供应用于缺点检测的循环冗余校验(CRC)或奇偶校验,以及用于纠错的重试功能。

总而言之,UCIe IP 对付确保 Multi-Die 系统的可靠性和性能至关主要。
选择得当的 UCIe IP 可以帮助开拓者降落风险、加快上市韶光并提高终极产品的质量。

总结

随着Multi-Die系统的运用日益广泛,估量在接下来几年将成为主流技能。
面对Multi-Die这些高度互依的繁芜设计,芯片开拓者须要全体半导体生态系统的紧密协作才能最大化其潜能。
英特尔与新思科技这次测试的成功,标志着UCIe技能迈出了关键一步, 为未来Multi-Die系统芯片互连技能的发展奠定了坚实根本。
英特尔操持连续与新思科技互助,进一步开拓UCIe办理方案。

标签:

相关文章

嵌入式 linux 开拓_文件_加载

末了重启 nfssudo systemctl 重新启动 nfs 内查究事器测试nfs的安装安装完成后就可以安装nfs客户端了sud...

科学 2025-01-10 阅读0 评论0