供电质量管理系统对多相电网的电压和电流进行检测，同时监控和检测负载的频率谐波。电网系统中电力监测的丈量精度是通过高精度ADC的同步采样来实现的，ADC的电压丈量动态范围要根据检测工具的最大电压和丈量精度来决定。
在范例的3相丈量系统中，须要对三路的电流互感器和功率变压器分别进行采样。范例的变压器输出一样平常在±620 mV以内，要对小旗子暗记进行精确丈量，就须要高精度的ADC来实现多通道同步采样。其余对电力系统电流的丈量同样对ADC的动态范围提出了较高的哀求。例如对付10 A的标称值、100 A的最大丈量值和0.2级的监测哀求，须要丈量系统的总动态范围大于86 dB。根据系统需求，范例的电力系统监测须要至少14 bit的ADC。本文提出一种多位5阶sigma-delta（ΣΔ）ADC，动态范围大于100 dB，能够知足变压器的小AC输出进行丈量，实现快速的数据采集，以便后续FFT处理。
1 前级采样
图2是开关电容采样保持电路，采集前级的电压旗子暗记，供后级ADC转换。该电路由电容对C1、C2，开关S1、S2和差分对输入运放组成。图3是采样保持电路的事情相位，采样保持电路在相位P1时S1闭合，S2打开，C1存储前级噪声和失落调；在相位P2时S1打开，S2闭合，C1和C2电容采集前级噪声失落调以及旗子暗记，两次的噪声和失落调被干系肃清，得到低噪声的Vh。两次干系采样肃清的低频噪声带宽取决于S1和S2的开关频率。
2 ADC电路
2.1 调制器
图4是本文的5阶3 bit ΣΔ调制器的系统框图，该前馈构造带有局部反馈系数g1，比全前馈5阶ΣΔ调制器系统有更好的稳定性。引入的局部前馈因子b1有利于优化闭环噪声传输函数，获取更高的信噪比。采取多位量化构造和数字校正技能，能够提升系统的精度和线性度，抑制谐波失落真，提高整体的性能。
图5是本文的5阶3 bit ΣΔ调制器事理图，第一级积分器采取了斩波稳定技能来肃清运放的失落调和1/f噪声，以获取较高的信噪比（SNR）。第二级至第五级积分器的噪声被前级进行了噪声整形，因此无需再运用斩波稳定技能，而且采样电容值可以等比例缩小，以便减小芯片面积，也有利于降落系统功耗。
一样平常而言高阶闭环系统存在稳定性问题，如果设计不当系统会涌现震荡征象，从而无法正常事情。一样平常高阶调制器构造的稳定性问题通过优化参数和涌现震荡时系统复位的方法来办理，从而确保系统正常事情。本文从以下几个方面来担保该系统在频带内稳定：（1）引入局部前馈因子b1，引入局部零点，从而优化闭环噪声传输函数；（2）采取3 bit量化，提升比较器的线性度；（3）采取前馈构造来降落积分器通路中的旗子暗记分量，从而降落运放输出摆幅，不仅有利于降落功耗，也有利于系统稳定；（4）反馈因子g1有利于降落主通路旗子暗记分量，通过参数优化仿真，获取较优的传输函数系数[4-5]。
通过比拟图4和图5，有如下系数对应关系：
图6是调制器中积分器所采取的运放构造图，该差分运放的共模反馈电路未给出，本文采取的共模反馈电路是大略的开关电容共模反馈。第一级积分器运放增益82 dB，带宽32 MHz。后级积分器中运放增益和带宽可适当降落。
为了在较低的功耗下提高ADC精度，可以采取多位量化技能。那么对付调制器的DAC反馈环路来说，多位量化带来的非线性偏差会反响在输出频谱的杂散上。这个非线性偏差限定了系统的整体性能，必须通过数字校正技能来进行抑制。目前得到成功运用和验证的数字校正技能是动态元件匹配(Dynamic Element Matching，DEM)技能。实现DEM技能的算法有很多，个中数据权重均匀(Data Weighted Averaging，DWA)算法运用较为广泛，这得益于该算法实现大略、性能较好、有更高的性价比。本文中采取DWA技能来改进多位量化给DAC反馈引入的非线性偏差，由于各文献对DWA技能描述得较为详细，这里不再赘述[6-7]。
2.2 数字滤波器
高阶调制器进行噪声整形后的带外噪声须要高阶数字滤波器进行滤除，同时进行了降采样。虽然数字滤波器功能大略，但每每占用了芯片的绝大部分面积。本文仅仅采取六级梳状滤波器来实现降采样功能。降采样率为N的六级梳状滤波器的频率相应为：
本文的六级梳状滤波器z域实现构造框图如图7所示，输入三位旗子暗记经由六级累加器后再进行降采样，末了经由六级差分器滤波后实现整体的终极降采样。该构造框图可以利用MATLAB模型进行功能验证，调制器的输出码流作为该六级梳状滤波器模型功能验证的旗子暗记输入，经由MATLAB初步验证后再进行MODELSIM功能验证[8-9]。
3 实验结果
本文的ΣΔ ADC采取标准的0.35 μm CMOS工艺流片，芯片照片如图8所示，面积约为2.1×3.2 mm2。测试电源电压为5 V，采样时钟频率为6.4 MHz，过采样率(OSR)为64，芯片总功耗为26 mW。逻辑剖析仪Agilent 16804A用来采集ADC的输出码流旗子暗记，并在MATLAB中进行数据剖析。调制器后仿真的PSD剖析结果如图9所示。在-1dBFS输入旗子暗记幅度下，调制器的SNDR达到107.5 dB，三次谐波失落真小于-110 dB，经由数字滤波后的频谱图如图10所示，SNDR低落了约5 dB，带外噪声被显著降落，可以看出数字滤波器实现了预期的功能。受限于高精度旗子暗记源，图11只给出了数字滤波后的测试输出频谱图，可以看出噪底比较较于后仿真结果提高了约10 dB，但精度依然大于16 dB，动态范围大于100 dB，知足电力系统对ADC的精度哀求。
4 结论
本文实现了一种3 bit 5阶sigma-delta（ΣΔ）ADC，动态范围大于100 dB，能够知足当代便携式电力安全监测系统对付ADC的精度哀求。
参考文献
[1] 于克泳，孙建军.新一代16位8通道同步采样ADC-AD7606在智能电网中的运用[J].电子产品天下，2010，10：63-65.
[2] 程涛.ADI DSP处理器在电力二次设备领域的运用[J].电子技能运用，2009(4)：94-97.
[3] 徐智铖.电能计量芯片专用ADC的设计[D].西安：西安科技大学，2006：1-10.
[4] Yang Zhenglin，Yao Libin，Lian Yong.A 0.5 V 35 μW 85 dB DR double-sampled ΔΣ modulator for audio applications[J].IEEE Journal of Solid-State Circuits，2012，47(3)：72-735.
[5] 王龙生，谢亮，金湘亮.电表计量芯片中sigma-delta ADC的系统级剖析[J].太赫兹科学与电子信息学报，2014，12(6)：917-921.
[6] Li Di，Yang Tangyin，Shi Zuochen，et al.A low-distortion multi-bit sigma-delta ADC with mismatch-shaping DACs for WLAN applications[J].Microelectronics Journal，2015，46(1)：52-58.
[7] 赵津晨，赵梦恋，吴晓波，等.A 0.9 V switched-opamp-based delta-sigma ADC with dual cycle shift DWA[J].Journal of Semiconductors，2013，34(6)：110-117.
[8] 曹楹，任腾龙，大志良.一种采取斩波稳零技能的16位，96 kHz带宽Σ-△ AD转换器[J].半导体学报，2007(8)：1204-1210.
[9] 王珩，陈勇.Sigma-delta ADC中数字滤波器设计[J].天下科技研究与发展，2007(1)：44-47.
作者信息:
陈 兴，林建廷，毛 越，韩 栋
（国网河南省电力公司南阳供电公司，河南 南阳473000)
