1.功能定义和实现：通过采取类似编程措辞的硬件描述措辞（Verilog）来“描述”芯片的电路寄存器传输级（RTL, Register Transfer Level）终极设计达成的性能目标——编写出代码来实现芯片的功能。芯思想原创
2. 验证（Verification）：芯片电路是否达到预期行为和目标性能。芯思想原创3.逻辑综合（Synthesis）：把抽象的电路行为描述（硬件描述措辞）自动翻译为电路级描述（逻辑电路图）。芯
4. 物理实现（Physical Implementation）：把逻辑电路转换成为有物理连接的电路图，将上百亿或千亿元器件和电路合理的布局布线并使其互不滋扰。芯思想原创
5.设计签核（Sign-off）：在芯片完成物理实现往后，芯片在物理层级所表现的时序性能和功耗指标是否能知足预期的目标，版图上的线条尺寸是否符合制造工艺的的严格哀求，都须要确认无误往后才能正式流片生产。芯思想
以上几个步骤都完成了，芯片才能正式进行制造、测试和封装。芯思想原创
最新的数据报告显示，当前单个最前辈工艺的芯片设计环节本钱已经高于4亿美金（见下图）。如此高昂的本钱让芯片研发的容错率降至冰点，也因此芯片设计几大环节中的“验证”，变得日益主要。芯思想原创
本文就验证的主要性进行一个浅述。芯思想原创
一、芯片进入SoC时期，验证工具变的必不可缺芯思想
系统级芯片(SoC- System on Chip)将微处理器、仿照IP核、数字IP核和存储器(或片外存储掌握接口)集成在单一芯片上, 是当前芯片里的主流。SOC这一观点在20世纪90年代涌现，经由近30年的发展，SoC可集成的内容越来越多，晶体管数量越来越大、功能越来越多元化，使得设计事理变的非常繁芜。绝不夸年夜的说，一款SoC设计对付一个配置完好的、有履历的研发团队来说，也须要3-5年的韶光才能完玉成体研发事情。芯思想原创
高昂至上亿美金的流片（Tapeout）本钱，不可逆的研发韶光本钱，导致芯片设计的每个环节都不容许涌现一点点缺点；而且随着SoC所继续的内容和繁芜程度日益提高，验证须要探索的空间和范围越来越大，每一次验证都像是一次“大海捞针”，因此验证所须要的韶光亦越来越长。EDA里的验证工具已然必不可缺，验证越充分，芯片的成功率就越高。芯思想原创
当前的验证险些必须贯穿芯片设计的每个步骤，以便芯片研发团队及时创造缺点，担保所投入的巨大研发本钱不会覆水东流或错过最佳上市韶光。据悉，在现在的SoC研发项目中，仿真和验证的韶光占了全体项目70%以上的韶光，而仿真和验证工程师也占了全体团队的70%以上。由于只有经由充分的仿真和验证，找出足够多的bug，才能放心拿去流片。芯思想原创
二、反复验证—验证贯穿全体芯片设计流程芯思想原创
芯片在设计启动伊始就会设定非常严格的设计周期和面市韶光，环节一环扣一环，验证是一个反复和交叉作业的事情内容，贯穿全体芯片研发周期，环节繁复但韶光不能有任何耽误，从而造成在单位韶光内的验证任务成指数增长。并且，验证不仅仅是在芯片设计阶段，纵然一款芯片已经量产出货，验证的事情可能依然没有结束。芯思想
这张图按照芯片研发的韶光进程，示意了验证的每个环节：芯思想原创
1、 产品方案在研发初期首先要启动的是验证方案，这是为了在产品方案的同时即确定验证方案和技能路线，并且担保验证结果有一定量的调试韶光并有可行的调试方案。芯思想原创SoC研发时非常依赖选用一部分可复用的成熟IP核，以加快其本身的研发速率。但在选择得当的IP核时要同时考虑的成分有很多, 功耗、性能、安全以及本钱，还有IP核与IP核，IP核与其他模块之间通讯和数据交互的界面接口，等。因此，在初期，还要为某些标准的模块须要提前准备好验证IP核（Verification IP，VIP）并方案好不同的检测点，并详细落实在各个研发阶段和模块中。芯思想原创2、架构定义
SoC设计首先要定义系统的架构，个中包括但不限于定义功能、明确各IP和模块之间的通讯协议、功耗与性能的妥协关系等等。架构定义要基于该芯片利用后所面临经典事情场景进行假设和仿照，以是在架构定义阶段，需完成两个非常主要的验证：芯思想原创
一个是不同通讯协议下的功能验证(Functional Verification)，该验证许可设计工程师在设计阶段创造高阶的协议性缺点（bug），在设计早期以非常低的本钱进行修复。而如果进入到产品阶段才创造，修复的本钱将会非常高。芯思想原创 另一个同步进行的是原型验证(Prototyping)，便是把硬件原型仿照化，提前对软件和硬件的合营表现进行验证。这样提前验证的好处是，在芯片制造前，便可以开展软硬件协同设计，提前创造问题、检测问题并办理问题，确保芯片在真正可利用时，研发团队已经拥有一个成熟的软硬件整体方案，芯片能切实支持软件的运用，大大将研发韶光提前，提升整体研发效率。芯思想原创
3、流片前验证
前文提到，SoC设计为了缩短研发周期会采取可复用IP核和新IP。每一个IP核验证都在各自单独的环境中完成，以确保单独IP功能精确；但在繁芜的SoC验证链中，不仅须要单点验证，更须要有多种验证手段进行系统性验证，确保各种IP核以及其他模块能协同事情。芯思想原创
IP验证中惯用动态仿真（Dynamic Simulation）和形式化验证（Formal Verification）。二者在利用时都须要基于单独的验证根本环境，前者须要仿照出根本环境；后者要通过数学建模，在数字天下里搭建出环境假设和目标断言。验证工程师通过比较结果、仿真波形比对终极来剖断测试用例是否通过。芯思想原创
流片前验证是SoC研发过程中耗费韶光和资源最大的验证环节，而且是一个增量的连续过程，随着设计成熟度和设计繁芜性的提高而提高。芯思想原创
4、硬件加速
严格意义上来说，硬件加速（Emulation）的利用是在流片前，属于流片前验证的一部分，但参与过芯片设计的研发者都知道，这个环节是流片前验证和流片后验证的桥梁，它将还处于RTL级别的设计放到一个可重构的虚拟硬件环境中，让验证速率得到成千上万倍提升，同时也让软硬协同成为可能。利用这种技能，我们可以在数小时之内，将操作系统在RTL模块上启动起来。芯思想原创
验证速率的提升，让验证的效率大幅提升，对验证本钱的贡献是无可比拟的。俗话说，有得必有失落，有失落必有得。验证工程师创造，验证速率的提升的同时，能够不雅观察的旗子暗记将会急剧减少，并且那些须要被不雅观测的旗子暗记，必须在产生FPGA比特流之前就要定义好，一旦没有定义，重新编译可能又须要耗费好几个小时。芯思想原创
为理解决上述问题，现在EDA公司已经推出了硬件加速器（Emulator），硬件加速器在仿真速率和可不雅观测性之间进行权衡和取舍，速率上向原型验证靠拢，而可不雅观测性向仿真器靠拢，在仿真器和原型验证之间增加一个验证产品，但是由于硬件加速器构造分外，价格昂贵，只有芯片利润相对丰硕的大企业才用得起。芯思想原创
5、流片后验证流片后验证一样平常发生在芯片实际生产结束往后，在芯片进行量产之前，将测试批芯片在实验室进行各种测试，确保功能、时序、性能、功耗、物理应力得都符合设计预期，在完成所有的验证往后，再进行批量生产。如果在这个阶段创造缺点，其修复的本钱将会非常高昂，乃至成为不可能。如果一个缺点被确认为功能缺点，设计团队就必须对进行修复，修复缺点的方法有多种，包括利用系统微码来避免失落效的条件。但如果缺点必须在硬件层面进行，那就须要重新流片了。芯思想原创
三、验证技能的寻衅创
随着晶体管的数量和设计的繁芜度在不断提高，模块增多，要找到它们中间最佳的互动可能性必须通过更充分地验证才能找到最优方案。芯片设计的各阶段，须要不同的验证方法和多种验证工具相互合营，办理不同的问题。芯
以5G、大数据、智能驾驶、物联网为代表的新兴市场让芯片的类型和数量都有了指数式的增长。但增长的背后，是对SoC研发周期的更高哀求。如何在更少的研发韶光里完成更多的验证事情？一是提升验证工具的可扩展性，让验证成为一个“交钥匙”一样的工程；二是让设计自身具有可配置性，针对不同的运用处景，可以通过升级底软或固件、或者是通过硬件重构来办理涌现的问题。芯思想原创
1、工具可扩展性
工具的扩展性是办理繁重验证的一个主要手段，可是工具的扩展性本身就有很大的技能问题。以形式化验证为例，只管自动化技能已经几次再三升级，然而与SoC系统繁芜性的提升速率比较，还是有很大的差距。由于这种技能推进的差距，让验证技能开始越来越向办理特定问题演进。如形式化验证越来越集中用来办理安全和去世锁的问题，而不是用其作为一个通用的验证技能。这就变相增加了验证的事情量，由于须要利用不同的验证技能来配套利用，与提高工具可扩展性的目标完备背道而驰。芯思想原创
2、验证标准的缺失落
验证标准也是一个关键的寻衅。验证标准便是到底要验证什么，为什么要这样验证。传统的验证标准紧张依赖需求，将SoC应具备的表现、或者是某些场景下期望的行为规范定义好，乃至将一些不清晰的行为模糊定义，或者是干脆不定义，留下灰色地带；然而这些故意为之的模糊定义在当前芯片设计中缺成了一个大问题。芯思想原创
微处理器（MPU）设计公司，都有一个专门的仿真器来仿真指令系统构造（ISA），并将此作为验证标准。可是SoC设计由于牵扯到设计不同的功能模块，标准也须要跨模块，纯挚的指令仿真不敷以验证这类芯片设计的精确性，从而让验证标准无从定义和参考。芯思想原创
3、低功耗的广泛利用
随着物联网时期的开启，所有的SoC都要必须在设计中考虑低功耗问题，使得电子产品的待机韶光更长。在Soc设计中采取门控功耗和门控时钟技能成为利用最广和效率最高的功耗节省办法。门控功耗依赖关闭那些不用的模块节省功耗，而门控时钟则是通过关闭那些不须要激活的模块和寄存器来缩减功耗。芯思想原创
目前家当界已经开拓了标准措辞用以支持RTL仿真中的功耗行为，但是却大幅提升发验证事情繁芜性。芯思想原创
对一个低功耗设计而言，设置数十个电压域和数千种功耗模式是非常常见的行为，验证方案须要确保在所有功耗模式下电路的行为皆精确，其繁芜程度和验证负荷可想而知。芯思想原创
4、芯片安全哀求的提高现今社会对信息安全的哀求提升到了一个从来未有的级别。万物互联的背面是我们每每对电子产品链接了那些设备都无从而知，如冰箱、电饭煲乃至灯泡等，导致无法定义危险是什么，如何去验证更是无从谈起。芯思想原创 另一种安全的维度是功能安全。系统的溘然失落效不能侵害到芯片，而这种失落效在汽车和航天家当尤为突出。纵然芯片经历了突发事宜，也要确保这些芯片不受破坏。芯思想
这各类高安全哀求都对验证提出了新寻衅。芯思想原创
5、软硬件协同验证的寻衅
在传统的PC天下，硬件和软件总是非常随意马虎区分清楚，因此软件验证和硬件验证也在各自独立的流程中进行，楚天河界非常明确。芯思想原创
然而科技进步使得这种边界变得越来越模糊，乃至在许多的环境下，硬件和软件已经密不可分，比如智好手机和智能汽车。没有相应的固件和软件运行，有些芯片模块根本无法得到期望的电路行为，这会从不同的层面改变验证的方法学。芯思想原创
如今软硬件的无缝连接，直接决定了软件的开拓节点须要合营RTL的进程。反过来，验证软件的时候，亦须要硬件模型足够稳定、成熟且快速。如何一并对硬件和软件的系统功能进行验证，除了验证所必须的环境外，确认设计缺点发生的地方和机理已经成为一个必须要面对的课题。
四、国产空缺之“忧”
只管近十年来，国产EDA工具取得了一些成绩，但我们也要正视存在的差距。差距紧张表示在四个方面：芯思想
1. 缺少数字芯片设计核心工具模块，无法支撑数字芯片全流程设计。芯思想原创
2. 对前辈工艺支撑还不足，除了个别两三个工具能支持14纳米、7纳米、5纳米之外，其它很多工具都做不到。芯思想原创
3. 缺少制造及封测EDA系统，无法支撑芯片制造和封测厂商的运用需求。芯思想4. 核心验证工具和验证平台缺失落，没有完全的EDA工具链。芯思想原创
根据最新的调研数据，国产EDA工具在海内市场的霸占率可谓惨不忍睹，还不到1%，只有约0.8%。概伦实行副总载兼博达微总经理李严峰在《再谈本土EDA竞争力顺便聊聊DTCO在中国落地》一文中指出，EDA中国市场份额环球占比并不高，市场容量也不大，国际竞争对手环抱，挣钱并不随意马虎，没有市场和利润的支撑，光靠政策面支持不能持久。同时指出，在EDA的用户群中，最好的设计和制造公司都在外洋，真正卡脖子的工具须要与前辈工艺和设计一同迭代，这个不是靠钱能办理的。不管计策还是要办理卡脖子问题，EDA还是集成电路的一环，集成电路的竞争力离不开市场，EDA的重点还是环绕市场做有竞争力的产品和技能。芯思想原创
回到验证工具这个正题。通过数十年的发展，验证工具一贯伴随市场的需求在向前发展。目前紧张的验证办法非常繁复，包括前文所提到的动态仿真（Dynamic Simulation）、原型验证/硬件加速（Prototyping and Emulation）和形式化验证（Formal Verification）之外，还有很多其他办法方法。在实际事情中，如何选择验证办法，是否能有一个可反复利用的验证平台，实现这些不同验证方法的超过，是当前芯片研发者最关心的话题。
目前国际EDA巨子基本上都在动态仿真、硬件加速、原型验证和形式化验证上能够供应完全的办理方案，并且还在通过方法学和旁类技能的运用来提升验证的效率。芯思想
和大多数EDA工具一样，中国在验证工具的技能储备险些为“零”，近年海内EDA公司在验证上有所探索，但是产品紧张还是集中在后端实现和芯片测试阶段，SoC设计过程中验证包袱最重、利用频度最高的数字集成电路验证EDA工具套件，国产技能依然是“零”，海内芯片设计公司在研发SoC时，依然100%利用国际EDA巨子的干系验证工具。
五、小结
验证（Verification）的主要性是证明（Validation）我们永久不会“不可能出错”，这也是验证之痛，因此我们只能决定何时是“足够靠近没机会出错”，然后开始主不雅观标准和实用主义之间的权衡。芯思想原创
不同类型的SoC设计可能须要不同的验证策略、工具和测试环境，大型SoC设计须要繁芜的流程，多种工具包括虚拟原型、仿照器、仿真器和原型验证等空想化地集成在一起并可扩展，并且可以在不同的验证阶段重复利用测试。
只管国产验证工具起步阶段，发展任重道远。但随着芯片设计的日益繁芜化，验证工具更趋于多样化。是否也给国产验证工具带来新机遇呢？芯思想
免责声明：本文由作者原创。文章内容系作者个人不雅观点，半导体行业不雅观察转载仅为了传达一种不同的不雅观点，不代表半导体行业不雅观察对该不雅观点赞许或支持，如果有任何异议，欢迎联系半导体行业不雅观察。
本日是《半导体行业不雅观察》为您分享的第2273期内容，欢迎关注。
★GaAs PA还有未来吗？
★NAND Flash跨入128层时期
★RDA系创业公司盘点：本土射频的半壁江山
存储｜射频｜CMOS｜设备｜FPGA｜晶圆｜苹果｜海思｜半导体股价
