半导体行业的“黑话”大年夜全您知道几个？_芯片_晶圆

好啦，没错，这里便是一本半导体的“邪术书”，里面藏着这个行业的各种“邪术咒语”。
不论你是想成为一名半导体“巫师”，还是仅仅想与朋友炫一炫新知，这篇文章你都不容错过！

Foundry：即"Foundry"（或称为“代工厂”）指的是为客户供应半导系统编制造做事的公司。
与拥有并运营自己的制造能力的集成设备制造商 (IDM) 不同，Foundry不涉及芯片的设计，而只卖力根据客户供应的设计进行生产。

范例的Foundry模型是这样的：芯片设计公司（可能是一个没有自己的制造举动步伐的小公司，或者是一个大型的公司选择外包部分或所有制造事情）会创建一个芯片的设计，然后将这个设计交给代工厂进行制造。

流片：也可以被称为“Tape out”，指的是“试生产”，便是说设计完电路往后，师长西席产几片几十片，供测试用。

当我们说一个芯片设计已经"流片"时，意味着该设计已经完成，并且已经被发送到代工厂进行制造。
大略来说，流片是从数字设计转换为实际硅片的过程。

流片过程涉及以下几个紧张步骤：

①设计验证：确保设计与其规格符合，并且没有任何明显的缺点。

②物理验证：检讨设计是否可以被成功地制造，包括DRC (Design Rule Check) 和LVS (Layout vs. Schematic) 检讨。

③天生掩膜数据：从设计数据天生用于光刻过程的掩膜。

④发送到代工厂：将终极的设计数据发送到半导系统编制造商或代工厂，开始生产过程。

完成流片后，代工厂会开始生产过程，并终极交付物理的芯片。

ASIC：(Application-Specific Integrated Circuit)是“运用特定集成电路”的缩写。
顾名思义，它是为某一特定运用或用场而设计的集成电路，而不是为了多种运用或广泛的目的。

与其他类型的集成电路比较，ASIC 常日在性能、功耗和/或尺寸方面具有上风，但设计和生产本钱可能较高。
是一种为专门目的而设计的集成电路，是指应特定用户哀求和特定电子系统的须要而设计、制造的集成电路，须要从头开始定制。

FULL MASK：是“全掩膜”的意思，即制造流程中的全部掩膜都为某个设计做事。

掩膜：在半导系统编制造中，掩膜是一个透明的片材（常日是玻璃或石英片），上面覆盖有一层可以选择性阻挡光芒的图案材料（如光阻）。
它在光刻过程中起到关键浸染，许可芯片制造商在硅片上选择性地暴露特定区域，从而在该区域进行进一步的加工。
掩膜用于光刻过程中，它许可制造商在硅片上选择性地暴露特定区域以进行进一步的加工，如掺杂或沉积材料。

多层过程："全掩膜" (Full Mask 或 Full Mask Set) 在半导系统编制造中指的是为了生产一个特定的集成电路而须要的完全掩膜凑集。
当代集成电路由多个层次组成，每一个层都须要一个或多个专用的掩膜来定义其模式。
因此，为了制造一个完全的芯片，常日须要一系列掩膜。

本钱：制作 Full Mask Set 是一个昂贵的过程，尤其是在前辈的制程节点上。
这是初创公司和小型设计团队在选择前辈制程时须要考虑的一个紧张本钱。

设计到掩膜的转换：设计团队完成的电路设计终极会通过一系列的工具和步骤转换成掩膜数据。
这些步骤包括布局、物理验证、掩膜制备等。

多版本问题：由于半导体设计的繁芜性，可能须要多次迭代和修正设计，每次修正可能都须要新的掩膜集。
因此，只管即便减少缺点和避免额外的掩膜制造是至关主要的。

MPW：也称为多项目晶圆或共享晶圆做事，是一种用于减少半导系统编制造本钱的策略，特殊是对付小批量或试验性的芯片设计。

将多个利用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计可以得到数十片芯片样品。
由于半导系统编制造的高本钱，许多公司和研究机构可能无法承担为其新的或试验性芯片设计制造专用晶圆的用度。
MPW做事许可多个客户或项目共享同一块晶圆，每个客户只须要支付其设计霸占的那部分的用度。

Shuttle：Shuttle做事在半导体界常日与MPW (Multi-Project Wafer) 做事干系，是指多个客户或设计项目分享同一块晶圆的做事。
晶圆厂每年的固定时间会放出次年的MPW操持表，各家公司根据直接的需求，报名上车即可。
常日越前辈的工艺，安排的MPW频率越高，较成熟的大尺寸工艺，可能一年也安排不了一次。

MPW便是和别的厂家共享一张掩模版，而FULL MASK则是独享一张掩膜版。
紧张的缘故原由便是MASK（掩膜），比较贵，例如40nm的MASK大约在500万旁边，而28nm的MASK大约在1000万旁边，14nm的MASK大约在2500万旁边。
MPW的问题便是，这个是按照面积来收钱的，例如在40nm的3mm4mm 大约50万公民币等等。

如果芯片失落败，则MASK的钱就打水漂了，以是先做一次MPW也是分散风险的方法。

Wafer：

在半导体行业中，晶圆（Wafer）是全体芯片制造过程的根本。
它是一块超薄的硅片，用于制造集成电路（IC）或芯片。
以下是关于晶圆的一些核心信息：

材料：只管"硅晶圆"是最常见的，但晶圆可以由其他材料制成，例如硅碳化物、硅锗、镓砷化合物等，详细取决于运用。

尺寸：晶圆的直径随韶光逐渐增大，从最初的几厘米到现在的300mm或更大。
增大晶圆尺寸可以提高生产效率，但也会增加制造的寻衅。

制造：晶圆是从硅晶体中切下来的。
这个硅晶体（称为锭）是在分外的设备中通过拉晶等过程成长出来的。
然后，这些锭被切成薄片，这些薄片便是我们称之为的晶圆。

处理：一旦晶圆被切割并经由必要的初步处理，如抛光，它们就会进入半导系统编制造设备进行多个制程步骤，包括沉积、蚀刻、离子植入和光刻。

集成电路：每个晶圆上都会生产成千上万个芯片，详细数量取决于芯片的大小和晶圆的直径。
完成所有的制程步骤后，晶圆会被切割成单独的芯片，然后进行封装和测试。

毛病：由于制造过程的繁芜性，晶圆上的某些区域可能会有缺陷。
这些毛病的芯片在后续的测试中会被标记出来并被丢弃。

总的来说，晶圆是半导系统编制造过程中最根本的部分，它为芯片的生产供应了物理平台。
在这块硅片上进行数百次的处理步骤后，会产生高度繁芜的集成电路。

Die： Wafer上的单个晶片晶圆体，俗称裸片。
在半导体行业中，Die（常日称为“芯片”）是晶圆上切割下来的单独的片段，个中包含一个完全的功能电路或系统。

定义：Die是从晶圆上切割出来的单独的方形或矩形片段。
每个Die都包含一个集成电路，这个电路设计完成特定的功能，例如微处理器、内存、传感器等。
晶圆上的多个Die：一个晶滑腻调皮常包含数百或数千个Die，详细数量取决于Die的大小和晶圆的直径。

良品率：由于制造过程的毛病或其他问题，不是每个Die都是无缺的。
良品率（或称为收成率）是指从一个晶圆中获取的良好Die的百分比。

尺寸和形状：Die的尺寸和形状取决于其功能和设计。
例如，一个高性能的微处理器Die可能比一个大略的传感器Die要大得多。

本钱：Die的本钱取决于其繁芜性、所利用的技能节点、晶圆本钱、良品率等多种成分。

简而言之，Die是集成电路制造过程的终极产物，它包含了所有的晶体管、电路和连接，使其能够完成预定的功能。
这些Dies在进一步的封装和测试后会被集成到各种电子产品中。

Chip：在电子和半导体行业中，"Chip" 是一个非常常见的术语，指的是集成电路（Integrated Circuit, IC）的另一种叫法。
Chip 是包含成千上万、乃至是数十亿晶体管的小型半导体设备，能够实行各种电子任务和功能，即封装后的芯片。

Yield：即良率，便是完成所有工艺步骤后测试合格的芯片的数量与整片晶圆上的有效芯片的比值。
芯片有一定几率失落效，芯片越大，失落效的几率也越大。

CP: 英文全称Circuit Probing、Chip Probing，也称为晶圆测试，测试工具是针对整片wafer中的每一个Die，目的是确保整片wafer中的每一个Die都能基本知足器件的特色或者设计规格书，常日包括电压、电流、时序和功能的验证。
可以用来检测fab厂制造的工艺水平。

FT：英文全称Final Test，是芯片出厂前的末了一道拦截。
测试工具是针对封装好的chip，CP测试之后会进行封装，封装之后进行FT测试。
可以用来检测封装厂的工艺水平。

Wafer out：指wafer在fab（晶圆厂）完成了生产，设计的集成电路已制造在硅基上，即将开始封装测试的阶段。

Wire Bonding：即打线(压焊，也称为绑定，键合，丝焊)是指利用金属丝(金线、铝线等)，利用热压或超声能源，完成固态电路内部接线的连接，即芯片与电路或引线框架之间的连接。

Flipchip：Flip chip又称倒装片，是在I/Opad上沉积锡铅球，然后将芯片翻转加热利用熔融的锡铅球与陶瓷基板相结合。

如果用流片（Tape Out）作为芯片验证的节点，则可分为流片前验证和流片后验证。

流片前验证：叫做 Pre-Silicon验证，是指基于各种仿真平台 （FPGA，PXP，HAPS，ZeBU 等）和 Bit File 验证芯片的功能、性能、功耗是否知足设计目标，为流片做准备。

流片后验证：叫做 Post-Silicon 验证，是指 Foundry 已经完成工程样片的制作，工程团队拿到了工程样片，并对工程样片进行验证，以确定样片是否符合设计目标，为芯片量产做准备。