「精品博文」基于Zedboard的OV5640显示调试说明_时序_暗记

详细解释如下：

1、关于DDR的读写，modelsim仿真时序如下，与设计目的符合。

2、在FPGA上在线调试DDR读写时，利用FPGA内部逻辑仿照OV5640产生数据给DDR读写后再显示，逻辑剖析仪测试时序如下：

所示时序完备精确，解释DDR读写正常。

3、利用OV5640产生旗子暗记、数据，经杜邦线给FPGA，经由逻辑剖析仪采集到的时序、数据如下：

图1 第一次采集

由以上剖析可知，杜邦线上有滋扰，影响了OV5640旗子暗记的采集。