专利择要显示,本发明公开了一种延迟电路及芯片。延迟电路包括:延迟装置和掌握装置;掌握装置的第一掌握输入端与延迟装置的旗子暗记检测审察连,第二掌握输入端与延迟装置的输入审察连后吸收输入旗子暗记,掌握输出端与延迟装置的旗子暗记掌握审察连;掌握装置用于当第一掌握输入端检测的第一电压旗子暗记到达掌握装置的第一翻转电压时,根据输入旗子暗记调度向旗子暗记掌握端输出的掌握旗子暗记,个中,第一翻转电压大于延迟装置输出真个第二翻转电压;延迟装置用于基于掌握旗子暗记和输入旗子暗记调度第一电压旗子暗记并基于调度后的第一电压旗子暗记和第二翻转电压延迟输出输入旗子暗记。利用该延迟电路能够延迟输入旗子暗记的输出韶光,避免了增加电阻的阻值和/或电容的容值引起的芯片版图面积较大的问题。
本文源自金融界
