高度集成化的芯片封装
为知足智能化、微型化的需求，芯片被最大程度地封装集成，多个芯片(chip）或并列封装于一个Package中，形成SIP(System In a Package)系统级封装，或进行Stacked堆叠封装,形成堆栈裸片封装。
SIP系统级封装
Stacked Die堆栈封装示意图
众所周知，当电流流经导体时，一定会天生焦耳热，热量的不平均势必引起导体的热变形等不良征象，那么对付高度集成的芯片封装，在其事情时，芯片内部的热耗势必急剧增大，进而导致芯片内部温度升高，因此在芯片封装的研发过程中，芯片封装的过热问题必须得到良好的掌握。
焦耳热引起的导体温升及热变形
某芯片内部的电流云图、某芯片的温度云图分布
正如华为总裁任正非2018年接管采访时讲到“我们把芯片叠起来，但最大的问题是要把两个芯片中间的热量散出来，这也是尖端技能，以是说，热学将是电子工业中最尖真个科学，这方面我们的研究也是领先的，便是太抽象了”，那么在芯片封装的研发过程中，工程师可以利用ANSYS Icepak对芯片封装内部的热流场进行CAE仿真打算，也可以和ANSYS其他模块一起，进行芯片封装的多物理场耦合仿照打算，以便调控热流传递路径，更好地降落芯片Die的温度，提高其热可靠性。下图为某芯片内部的热流密度及温度云图，可以看出，芯片内部的温度极其不屈均。
ANSYS Icepak作为一款精良的电子热仿真软件，可以对芯片封装的各个尺度进行热流仿真打算，小到芯片内部0.25μm的沟道，大到cm厘米级别的封装、芯片，都可以对其进行有效精确的热流仿真打算。当前，在芯片封装的CAE热流打算中，紧张是打算了芯片封装放置于JEDEC（美国联合电子设备工程协会）标准机箱内自然冷却、强制对流情形下的热阻数值。芯片封装内的铜箔布线和过孔，是芯片热流最主要的传热路径，因此在对芯片进行详细的热流打算时，务必导入其布线过孔信息，以提高热仿真打算的精度。
封装的布线分布及精确的导热率云图
芯片封装热流打算常见的几种热阻分类如下：
芯片封装的Rja热阻，表示芯片的结点Junction与外界空气的热阻，单位为℃/W，一样平常由芯片制造商供应。Rja热阻数值的大小，常日被用来判断芯片散热性能的好坏。下图表示某个芯片的Rja热阻数值（包括自然冷却和强制风冷）。
某芯片封装的Rja数值
Rja热阻常日包括两种，一种为将芯片放置于JEDEC标准的密闭测试机箱中，芯片通过自然冷却进行散热，即外侧风速为0，打算芯片封装的Rja；另一种为将芯片放置于JEDEC标准的风洞中，通过外界的强制风冷对芯片进行散热，须要打算不同风速下的芯片Rja热阻，个中风洞垂直间隔h该当大于测试电路板流向长度L的2倍，即h>2L。
封装Rja热阻（自然冷却）模型示意图
封装Rja热阻（强制风冷）模型示意图
芯片Rja热阻的打算公式如下所示：
Rja=（Tj-Ta）/P
Rja表示芯片结点Junction至环境空气的热阻，℃/W；
Tj表示芯片Die的最高温度，℃；
Ta表示环境的空气温度，℃；
P表示芯片Die的热耗，W；Tj、Ta丈量点示意图如下图所示。
Tj、Ta丈量点示意图
进行Rja打算时，芯片务必放置于电路板上，当芯片封装的尺寸小于27mm时，测试电路板的尺寸如下左图所示；当芯片封装尺寸大于即是27mm时，测试电路板的尺寸如下右图所示。
芯片尺寸小于27mm 、芯片尺寸大于即是27mm
芯片封装的Rjc热阻，表示芯片封装的结点Die至芯片管壳Case顶部的热阻。将芯片封装放置于四周绝热的环境中，芯片封装仅仅通过管壳的顶部与外接环境进行换热，恒定的换热系数为25w/k.m2。Rjc测试的示意图如下图所示。
Rjc热阻测试示意图
Rjc的打算公式为：
Rjc=（Tj-T_c）/P
Tj表示芯片Die的最高温度，℃；
Tc表示芯片管壳Case的最高温度，℃；
P表示芯片Die的热耗，W。
芯片封装的Rjb热阻，表示芯片封装的结点Die至电路板Board的热阻，其真实的测试示意图下图所示。芯片封装放置于Pcb电路板上，电路板长、宽方向的尺寸均大于芯片封装5mm，将芯片和电路板放置于密闭的空间内，电路板四周的面处于恒定的温度，芯片封装的热量只能通过电路板传导至电路板四周恒温的壁面。
Rjb热阻测试示意图
芯片封装Rjb的打算公式为:
Rjb=（Tj-T_b）/P
Tj表示芯片Die的最高温度，℃；
Tb表示电路板board的温度，℃；
P表示芯片Die的热耗，W。
因此，利用ANSYS Icepak可以精确地皮算芯片封装内部的热飘泊布，打算不同工况下的热阻数值，方便工程师洞悉芯片内部的热流路径，以进一步改进芯片的热流环境，提高其热可靠性。
