若何减小DC-DC芯片外围电路体积?_电感_体积

文章目录 [+]

由于现在小体积设备如腕表手环等越来越多，减小DC-DC模块体积也随之变得非常主要，因此本文将磋商如何才能只管即便减小DC-DC芯片及其外围电路体积。

----- 正文 -----

若何减小DC-DC芯片外围电路体积?_电感_体积互联网

一、影响DC-DC模块体积的成分

1. 常见DC-DC（BUCK）拓扑构造

图1 BUCK电路拓扑构造

2. 外围器件剖析

在如上图1所示的集成BUCK芯片的外围电路中，输入输出电容、二极管、电感均会影响全体DC-DC模块的体积。

二、如何减小电感体积

1.　电感体积与什么参数有关

电感体积与其电感量有关，由于电感是通过绕线来增大感量，以是电感量越大，须要绕的圈数越大，即体积越大。
参考下图2，10uH电感体积远大于1uH电感。

图2 1uH-2A（左）与10uH-2A体积比拟（右）

此外电感体积也和额定电流有关，额定电流越大，所需绕线的线径越粗，即体积越大。
参考下图3，同样感量额定9A电感体积远大于额定4A的。

图3 1uH-4A（左）与1uH-9A体积比拟（右）

2. 如何降落电感量

前述可知减小电感体积只有降落电感电流与减小电感量两种方法，而电感电流与输出负载电流有关，这个我们没办法减小，因此只能去减小电感量。

图4 电感打算公式

BUCK拓扑中电感最小值打算公式如上图4，个中Kind是指一个系数，表示电感器纹波电流与最大输出电流之比，此值一样平常在0.3旁边，除此之外的VIN、VOUT、IOUT均为设计定下来的值，因此只剩下了Fsw可以用来调节电感的值，Fsw是芯片的开关频率。
因此从公式可以看出，开关频率Fsw越大，所需电感量就越小。

如下图5和图6，我们以TI的BUCK芯片为例，TPS54332开关频率为1MHz，范例运用推举电感量为3.3uH，而范例运用与TPS54332输入输出电压及输出电流相差无几的TPS54333的开关频率为285kHz，其推举电感量达到了15uH，不在一个数量级了。

图5 TPS54332-1MHz 电感量3.3uH

图6 TPS54333-285kHz 电感量15uH

图7 输出电容打算公式

同时，如上图7的输出电容公式可以看出，输出电容容量也随开关频率的增大而减小，以是通过提高开关频率来减小体积是一石二鸟的办法。

但要知道的是，开关频率过高也不全是优点，过高的开关频率对EMC等可能有负面影响，同时高开关频率带来的损耗也更高，后续出文章先容，欢迎关注。

三、其他减小DC-DC模块体积的方法

1. 干掉二极管

选择如下图8所示的同步型BUCK芯片，由于同步型DC-DC不须要续流二极管，取而代之的是芯片内置的开关管，因此外围电路体积得以缩小。

图8 同步型DC-DC（BUCK）拓扑

2. 从输入输出电容入手

为了滤除不同频段的杂波，常日输入输出电容都是并联多个，而在极度体积限定时，只要知足纹波等参数哀求，可以减少输入输出电容数量；同理也可以通过减小其容值以缩小体积。