一种锁相环的电源治理设计_噪声_电源

随着PLL的噪声性能逐代提高，电源噪声的影响也越来越明显，在某些情形下乃至会限定噪声性能。

本文考虑图1所示的基本PLL方案，并研究每个构建模块的电源管理哀求。

图1.显示各种电源管理哀求的基本锁相环

在PLL中，反馈掌握环路驱动压控振荡器（VCO），使振荡器频率（或相位）精确跟踪施加参考频率的倍数。
许多很好的参考文献，例如，贝斯特的锁相环，1阐明PLL的数学剖析;以及仿真工具，如ADI公司的ADIsimPLL™，有助于理解循环通报函数和打算。
现在让我们依次看一下PLL构建模块。

VCO和VCO推动

压控振荡器将来自鉴相器的偏差电压转换为输出频率。
它的“增益”定义为KVCO，常日以 MHz/V 为单位指定。
压控可变电容二极管（变容二极管）常日用于调节VCO中的频率。
VCO的增益常日大到足以供应足够的频率覆盖，但又不会大到降落相位噪声，由于任何变容二极管噪声都会被放大KVCO并导致输出相位噪声。

多频段集成VCO的涌现，例如集成VCO的ADF4350频率合成器中利用的VCO，肃清了两者之间的权衡KVCO和频率覆盖范围，许可PLL设计职员利用包含多个中等增益VCO的IC，并通过智能频段切换例程根据编程输出频率选择得当的频段。
这种频段划分供应了宽阔的整体范围和更低的噪声。

除了从输入电压变革到输出频率变革（KVCO），电源变革会产生不须要的输出频率变革分量。
VCO对电源变革的敏感性定义为VCO推动 (K推动），常日是通缉犯的一小部分KVCO.例如K推动常日为 5% 至 20%KVCO.因此，对付高增益VCO，推动效应变得更大，VCO电源的噪声贡献变得更加关键。

VCO 推動是通过向 VTUNE 引脚施加直流调谐电压、改变电源电压并丈量频率变革来丈量的。
推力争是利用ADF4350 PLL的频率变革与电压变革之比，如表1所示。

表 1.ADF4350 VCO 推送丈量

参考文献 2 中提到的另一种方法是将低频方波直流耦合到电源中，同时不雅观察 VCO 频谱两侧的频移键控 （FSK） 调制峰值（图 2）。
峰值之间的频率偏差除以方波幅度得出VCO推频数。
这可能是比静态直流测试更准确的丈量方法，由于它肃清了与直流输入电压变革干系的任何热效应。
图2显示了ADF4350 VCO输出在3.3 GHz时的频谱剖析仪图，标称3.3 V电源施加10 kHz、0.6 V p-p方波。
对付 1.62 MHz/0.6 V 或 2.7 MHz/V 的推动数，由此产生的偏差为 3326.51 MHz – 3324.89 MHz = 1.62 MHz。
比较之下，表1给出了2.3 MHz/V的静态丈量值。

图2.ADF4350 VCO对10 kHz、0.6 V p-p方波电源调制的相应的频谱剖析仪图

在PLL系统中，更高的VCO推力意味着VCO电源噪声的倍增更大。
须要低噪声电源，以只管即便减少对VCO相位噪声的影响。

基准电压源3和基准4供应了不同低压差稳压器（LDO）如何影响PLL相位噪声的良好示例。
例如，比较了ADP3334和ADP150 LDO为ADF4350供电的情形。
ADP3334稳压器的集成均方根噪声为27 μV（超过四十年频程，从10 Hz到100 kHz）。
比较之下，ADF4350评估板上利用的LDOADP150为9 μV。
丈量的PLL相位噪声频谱密度的差异如图3所示。
丈量是在4.4 GHz VCO频率下进行的，个中VCO推力最大（表1），因此这是最坏情形的结果。
ADP150稳压器噪声足够低，因此其贡献不会显著增加VCO噪声，利用两节（可能为“无噪声”）AA电池重复丈量证明了这一点。

图3.ADF4350在4.4 GHz时的相位噪声比较，当利用ADP3334和ADP150 LDO和AA电池供电时

图3强调了低噪声电源对ADF4350的主要性，但如何指定电源或LDO的噪声哀求？

以类似于VCO噪声的办法，LDO的相位噪声贡献可以建模为加性元件Φ线性分布器(t），如图4所示。
重复利用VCO过量相位表达式可产生：

或者，在频域中

哪里vLDO(f)是LDO的电压噪声频谱密度。

1 Hz带宽内的单边带功率谱密度SΦ（f）由下式给出

以dB表示，打算电源噪声引起的相位噪声贡献的公式为：

个中 L(线性分布器)是失落调f处稳压器对VCO相位噪声（dBc/Hz）的噪声贡献;K推动因此 Hz/V 为单位的 VCO 推动数字;和 v线性分布器(f） 是给定频率偏移下的噪声频谱密度，单位为 V/√Hz。

图4.小旗子暗记加性VCO电源噪声模型

在自由运行的VCO中，总噪声是和方根（rss）L线性分布器和VCO噪音。
因此，以dB表示：

例如，考虑一个推频数为10 MHz/V、在100 kHz偏移时丈量相位噪声为–116 dBc/Hz的VCO：为了不降落100 kHz时的VCO噪声性能，电源所需的噪声频谱密度是多少？电源噪声和VCO噪声相加为和方根，因此电源噪声应至少比VCO噪声小6 dB，以只管即便减少其贡献。
因此L线性分布器应小于 –122 dBc/Hz。
利用公式 1，

求解vLDO(f),

vLDO(f),= 11.2 nV/√Hz，100kHz 偏移

给定失落调下的LDO噪声频谱密度常日可以从LDO数据手册的范例性能曲线中读取。

当VCO连接到负反馈PLL时，LDO噪声，L线性分布器，由PLL环路滤波器进行高通滤波，其办法与VCO噪声类似。
因此，上述公式仅适用于大于PLL环路带宽的频率偏移。
在PLL的环路带宽内，PLL可以成功跟踪和滤除LDO噪声，从而降落其贡献。

LDO滤波

为了改进LDO噪声，常日有两种选择：利用噪声较小的LDO或对LDO输出进行后置滤波。
当无滤波器的噪声哀求超出经济实惠的LDO的能力时，滤波选项可能是一个不错的选择。
一个大略的LC π滤波器常日足以将带外LDO噪声降落20 dB（图5）。

图5.LC π滤波器可衰减LDO噪声

在选择组件时须要小心。
范例的电感器在微亨利范围内（带有铁氧体磁芯），因此有必要考虑其饱和电流 (我坐），在电感数据手册中指定为电感低落10%时的直流电流水平。
VCO花费的电流应小于我坐.有效串联电阻（ESR）也是一个问题，由于这会导致滤光片上的IR压降。
对付花费300 mA DC的微波VCO，须要ESR小于0.33 Ω的电感才能产生小于100 mV的IR压降。
还须要低但非零的ESR，以抑制滤波器相应并提高LDO稳定性。
选择寄生ESR非常低的电容器并为此添加专用串联电阻器是可行的。
这 都 可以 利用 NI Multisim 等 可 下载 的 组 件 评估 器 在 SPICE 中 轻松 仿真™.

电荷泵和滤波器

电荷泵将鉴相器偏差电压转换为电流脉冲，电流脉冲由PLL环路滤波器进行积分和平滑处理。
电荷泵常日可以在比其电源电压（VP）低0.5 V的电压下事情。
例如，如果最大电荷泵电源为5.5 V，则电荷泵只能在高达5 V的输出电压下事情。
如果VCO须要更高的调谐电压，常日须要有源滤波器。
实用信息和实际PLL的参考设计可在电路条记CN0174中找到。
5以及处理高压的方法在“利用高压VCO设计高性能锁相环”中谈论。
6涌如今《仿照对话》第 43 卷第 4 期（2009 年）中。
有源滤波器的替代方案是利用带电荷泵的PLL，例如ADF4150HV。
ADF4150HV可以在高达30 V的电荷泵电压下事情，因此在许多情形下无需利用有源滤波器。

电荷泵接管的低电流使得利用升压转换器从较低的电源电压产生高电荷泵电压看起来很有吸引力，但与这种类型的DC-DC转换器干系的开关频率纹波可能会在VCO的输出端产生不须要的杂散音。
高PLL杂散可能导致发射器发射模板测试失落败，或降落吸收器系统中的灵敏度和带外壅塞。
为了帮助辅导转换器纹波的规格，利用图6所示的丈量设置，对各种PLL环路带宽进行了全面的电源抑制与频率的关系图。

图6.用于丈量电荷泵电源抑制的设置

17.4 mV （–22 dBm）的纹波旗子暗记互换耦合到电源电压，并在全体频率范围内扫描。
在每个频率下丈量杂散电平，并将PSR打算为–22 dBm输入和杂散输出电平之间的dB差。
保留在原位的0.1 μF和1 nF电荷泵电源去耦电容对耦合旗子暗记进行了一定程度的衰减，因此发电机上的旗子暗记电平增加，直到在每个频率点的引脚上直接丈量17.4 mV。
结果如图 7 所示。

随着PLL环路带宽内频率的增加，电源抑制最初会变得更糟。
当频率靠近PLL环路带宽时，纹波频率以与参考噪声类似的办法衰减，PSR得到改进。
该图显示，须要具有更高开关频率（空想情形下大于1 MHz）的升压转换器，以最大程度地减少开关杂散。
此外，应尽可能将PLL环路带宽降至最低。

ADP1613的开关速率为1.3 MHz，是得当的升压转换器的一个很好的例子。
将PLL环路带宽设置为10 kHz时，PSR可能约为90 dB;环路带宽为80 kHz时，PSR为50 dB。
从PLL杂散电平哀求开始，可以反向确定升压转换器输出所需的纹波电平。
例如，如果PLL哀求杂散小于–80 dBm，而PSR为50 dB，则电荷泵电源输入真个纹波功率须要小于–30 dBm或20 mV p-p。
如果将足够的去耦电容放置在电荷泵电源引脚附近，则纹波滤波器可以轻松实现这些纹波电压水平。
例如，100 nF去耦电容在1.3 MHz时供应超过20 dB的纹波衰减。
应把稳利用具有适当额定电压的电容器;例如，如果升压转换器产生 18V 电源，请利用额定电压为 20V 或更高的电容器。

图7.ADF4150HV电荷泵电源抑制曲线图

利用基于Excel的ADP161x 设计工具简化了升压转换器和纹波滤波器的设计。
图8显示了示出5 V输入至20 V输出设计的用户输入。
为了最小化转换器级输出真个电压纹波，选择了噪声滤波器选项，并将V降至最低外波纹场设置为最小值。
高压电荷泵花费的电流最大值为2 mA，因此I外输入 10 mA 以供应裕量。
该设计利用ADF4150HV评估板进行了测试，利用20 kHz的PLL环路带宽。
从图7可以看出，PSR可能约为70 dB。
由于具有出色的PSR，纵然省略了噪声滤波器，这种设置在VCO输出端也没有明显的开关杂散（< –110 dBm）。

图8.ADP1613升压转换器Excel设计工具

作为末了的实验，将高压电荷泵的PSR与有源滤波器的PSR进行了比较，有源滤波器是目前最常用于产生高VCO调谐电压的拓扑构造。
为了进行丈量，将幅度为1 V p-p的互换旗子暗记注入电荷泵电源（VP），利用无源环路滤波器，如图6中的丈量设置所示。
用有源滤波器代替等带宽的无源滤波看重复相同的丈量。
利用的有源滤波器为CPA_PPFFBP1型，如ADIsimPLL（图9）所述。

图9.ADIsimPLL中CPA_PPFFBP1滤波器设计的屏幕视图

电荷泵和运算放大器电源引脚上的去耦相同，以供应公正的比较——10 μF、10 nF和10 pF电容并联。
丈量结果如图10所示：与有源滤波器比较，高压电荷泵的开关杂散电平降落了40 dB至45 dB。
高压电荷泵的杂散电平有所改进，部分缘故原由是有源滤波器的环路滤波器衰减较小，注入的纹波在第一极点之后，而无源滤波器则注入的纹波位于输入端。

图 10.有源环路滤波器的电源纹波电平与高压无源滤波器的比较

末了要把稳的是：图1所示的第三个电源轨——分压器电源，AVDD/DVDD—与VCO和电荷泵电源比较，电源哀求不那么严格，由于PLL的RF部分（AVDD）常日是双极性ECL逻辑级，具有稳定的带隙参考偏置电压，因此相对不受电源影响。
此外，就其性子而言，数字CMOS块（DVDD） 更不受电源噪声的影响。
因此，建议选择同时知足该电源轨电压和电流哀求的中等性能LDO，并在所有电源引脚附近运用足够的去耦;100 nF 并联 10 pF 常日就足够了。

结论

谈论了主PLL模块的电源管理哀求，并推导出了VCO和电荷泵电源的规格。
ADI公司为电源管理和PLL供应多种设计支持工具，包括基准电压源电路和解决方案，以及ADIsimPLL和ADIsimPower等仿真工具。
理解电源噪声和纹波对PLL性能的影响后，设计职员可以转头推导出电源管理模块的规格，并以最佳性能实现PLL设计。