昨天发了一个问题想和大家谈论一下，虽然这是一个很小很小的改动点，但是我还是认为这是一个在电子产品的可生产性设计中的一个有参考代价的案例，它办理的虽然不是PCB的DFM（可制造性设计），但办理的物料本钱的DFM、办理的是PCBA加工的DFM，办理生产效率的DFM。它还是有一定的参考意义 ，希望能给大家供应一点思路，下面就和大家聊一聊吧。
可能对付搞FPGA硬件开拓的工程师会清楚一点，针对付ALTERA品牌的FPGA芯片有两个接口，一个是用于开拓职员程序在线调试时用的调试接口（JTAG），这个口是直接通过下载线向FPGA芯片里写程序进行操作，但是因芯片内部并无得当的ROM，以是无法存储 。
当程序确认好后，真正须要量产，须要将程序烧录在一个EEPROM存储器中，每次上电后，程序是通过EERPOM向FPGA注入程序来进行事情。
而这个程序是用其余一个程序烧录口来进行烧写。
接口是ALTERA的标准IDC（25）接口。
而开拓职员在设计PCB板电路时，就会习气性把两个接口一起设计上去，而纵然程序确认进入量产，也不会特意去删除这个JTAG调试口，缘故原由便是未来可能万一用的上须要修正调试呢等（总之这里就不去纠结了）
提及来也是十多年前的事了，早期我们在量产中，两个排针都是焊上去的，但是在实际生产过程中创造，这个调试JTAG口却一贯没有用，可是一贯这么焊着，对我这个有点完美主义的人来说，“有点看不下去”了，专门找到研发职员理解这个接口的浸染，然后结合长期以来的生产情形，确认下来，这个JTAG试口可以不用再焊接.
这样不仅可以省一个排针物料，加工效率也提高了（由于少插一个件），还能省去焊接排针的10个焊点用度。一举三得，是不是很喷鼻香。
以是至今两个接口一贯存在，但是由于两个接口一贯较近，而且利用的插针是同一个规格，这样在插件焊接的时候，人稍有轻忽，就可能把座子插错在另一个位置上，虽然机率并不高，但本着以人为本的精神，为了规避这种插错件的风险，和工程师一起谈论，重新对JTAG口进行优化设计，将个中一个没用的焊盘孔直接删除，这样插件职员就算想插错，也不能插错了。
当然 ，也有很多朋友留言评论提出了一些问题：
感谢朋友们的提问，我这也分别解答一下：
问题一：调试和烧录为什么不用同一个插件
答：ALTERA的FPGA据我理解便是两个口一个是调试用，一个是给配置芯片写程序。这是两个独立的接口，只有CPLD的芯片才是用一个JTAG调试口就能往里面写程序（下图）。这是FPGA和CPLD的差异。
这是ALTERA的CPLD芯片，这种类型的芯片便是一个烧录口，由于程序是往芯片里直接写的。而FPGA 不一样，FPGA是往EEPROM里写。
当然 ，如果有资深的FPGA工程师认为这种说法有问题，可以指出。
问题二：为了防止弄错，为什么不弄远一点
答：这个说的实在也有道理 ，也是一个方法，但是两个口由于是同一类口，一贯是放在一起，成双成对涌现，就算放远，也不会有多远，也不可能为了远，故意把线加长，以是这个地方也没特殊的去纠结，直接让插针插不进是最直接的方法。
问题三：删除的孔，功能能实现吗
实在按道理来说，这个JTAG在量产后可以删了，实际用的机率险些为0，但是工程师自己的习气问题，他们不建议删除，以是对这个地方也没有强求，万一真的要利用，也只是利用一块进行调试，和量产是没紧要的，所以是没有任何影响。
这次这个小案例产生的代价虽然不大，但更多的是想和大家一个分享，希望d DFM设计中能有所参考浸染
