在IEEE国际电子设备会议（IEDM）上，一个有趣的公开内容是即将到来的制程节点技能。到目前为止，险些每个环节都涵盖了7nm、5nm和3nm工艺。我们没想到英特尔即将推出的制造工艺的扩展路线图会被透露。
他们说下面这张幻灯片值1000字。
公开此数据的演讲者实际上是英特尔的一位紧密互助伙伴，演讲者指出，英特尔自己在9月的光刻会议上展示了此幻灯片。
2029年1.4nm
英特尔估量其制造工艺节点技能将以两年迭代一代的速率发展，从2019年的10nm到2021年的7nm EUV，然后到2023年的5nm，2025年的3nm，2027年的2nm，以及2029年的1.4nm。1.4nm工艺是首次在英特尔的幻灯片上涌现，因此这可以确认英特尔发展的方向，如果1.4纳米表示实际的尺寸，那就相称于12个硅原子。
值得一提的是，今年IEDM上的一些演讲利用的是所谓的“ 2D自组装”材料，其尺寸大约为0.3nm，这么小的尺寸并不新鲜，但对付硅而言很新鲜。
显然，英特尔（及其互助伙伴）必须战胜许多问题。
+，++和反向移植
正如英特尔之前所说，在每个过程节点之间，将有迭代的+和++版本，以便每个制程节点的性能得到提升。唯一的例外是10nm，它已经在10+上了，因此我们将在2020年和2021年分别看到10 ++和10 +++。英特尔认为，他们可以保持每年更新的速率，但也有相同的团队确保一个制程的流程节点可以与另一个制程节点平滑演进。
这张幻灯片中有趣的元素是提到了反向移植。这是设计芯片时须要考虑一个节点的能力，由于新的节点可能推迟，可以在同一韶光范围内在较旧的“ ++”版本的处理节点。只管英特尔表示他们正在将芯片设计从工艺节点技能等分离出来，但在某个时候，必须要承诺采取工艺节点才能开始在硅片中进行布局。那时，流程节点过程已被锁定，尤其是在进行掩膜创建时。
幻灯片中显示了英特尔将许可任何一代7nm设计可以反向移植到10 +++，任何一代5nm设计都可以反向移植到7 ++，然后从3nm移植到5+ +，2nm至3 ++等。有人可能会质疑说，此路线图可能对日期没有严格哀求。我们已经看到英特尔的10nm制程花了很长的韶光，因此希望英特尔以每年一次的更新进度和两年一代的节点演进的节奏进行发展。节点彷佛是一种非常乐不雅观和积极的策略。
请把稳，这并不是第一次涉及英特尔的反向移植硬件设计的表述。由于目前英特尔10纳米制程技能的推迟，广泛流传着英特尔未来的某些CPU微体系构造设计最初是为10纳米（或10 +，10 ++）而设计，但终极可能会采取更加成熟的14nm工艺。
未来的演进
常日，随着流程节点的发展，每个制程节点将有不同的团队。该幻灯片指出，英特尔目前正在开拓其10 +++优化以及7nm系列。这个想法是，“ +”更新从每一代的设计角度都能进行改进，而数字代表了全体节点的性能。有趣的是，我们看到英特尔的7nm基于10 ++，在将来，英特尔的5nm将基于7nm设计，3nm来自5nm。毫无疑问，每个+ / ++的某些更新某化将在须要时运用到将来的设计中。
在此幻灯片中，目前英特尔处于定义5nm的阶段。在本届IEDM会议上，关于5nm的谈论很多，因此个中一些改进（例如制造、材料、同等性等）终极将终极以英特尔的5nm工艺结束，这取决于与之互助的设计公司（历史上是运用材料公司（ASML））。
值得把稳的是，5nm被列为2023年的节点，大约在ASML开始发卖其“高NA” EUV机的时候，以帮助在制造过程中更好地定义路径。我不愿定High NA是否会在5nm或3nm处拦截，假设英特尔的此路线图的日期精确且英特尔能够坚持下去，但这是须要考虑的问题。
英特尔目前处于“寻路”模式，超越5nm，即3nm / 2nm / 1.4nm。与往常一样，英特尔一贯在考虑新材料，新的晶体管设计等。在本届IEDM会议上，我们看到了很多关于全栅晶体管的谈论，无论是纳米片还是纳米线，随着FinFET发挥到极致，毫无疑问我们将看到个中的一些。
台积电在其5纳米工艺（相称于英特尔的7纳米）中仍利用FinFET，因此，如果我们看到纳米片之类的东西，然后纳米线（乃至稠浊设计）进入英特尔的制造堆栈，我也不会感到惊异。
值得一提的是，根据这张幻灯片的标题，英特尔仍旧相信摩尔定律。只是不要问它要花多少钱。
