与通用CPU一样，人工智能芯片通过集成大量越来越小的晶体管来提高速率和效率(也便是说，它们每花费一单位能量就能完成更多的打算)，这些晶体管运行速率更快，花费的能量也更少。但与CPU不同的是，AI芯片还有其他AI优化的设计特性。利用这些特性可以极大地加速AI算法所需的相同的、可预测的、独立的打算。包括并行实行大量打算，而不是像在CPU中那样按顺序实行；这些AI芯片在减少了相同打算所需的晶体管数量下，成功实现了打算精度需求较低的人工智能算法；加速内存访问，例如，将全体AI算法存储在一个AI芯片中；以及利用专门设计的编程措辞来高效地转换AI打算机代码，以便在AI芯片上实行。
不同类型的人工智能芯片适用于不同的任务。GPU最常用于最初开拓和改进AI算法；这个过程被称为“演习”。AI算法常日利用FPGA作为桥梁，被用于现实天下中的数据输入。这常日称为“推理”。ASIC则可以适用于演习或推理。
AI芯片方面的一些知识
面向AI运用的专用芯片的趋势是由两个成分驱动的。首先，半导体功能的关键改进已从制造转向设计和软件;其次，对人工智能等运用的需求不断增长，须要高度并行化，可预测的打算，这得益于专用芯片。深神经网络（DNN）-卖力最近人工智能打破的人工智能算法符合这项法案。
DNN常日实现一种称为监督学习的机器学习，它涉及两个打算步骤：基于演习数据“演习” AI算法（即构建算法）和实行演习后的AI算法（即实行“推理”）以对新算法进行分类与演习阶段从数据中获取的知识相同等的数据。
特殊地，演习步骤常日须要实行相同的打算数百万次。如第IV（B）节所述，提高的晶体管密度许可在单个芯片上利用更多类型的专用电路。AI芯片将这一点发挥到了极致—芯片上大多数或所有晶体管的布局均针对AI算法所需的高度可并行化，专门打算进行了优化。
只管剖析师对环球人工智能芯片市场规模存在广泛不合,ru 2018年的估计值介于50亿至200亿美元之间，但他们同等认为，市场增长速率将快于非人工智能专用芯片。直到最近，少数设计CPU等通用芯片的公司主导了逻辑芯片设计市场。他们享受着规模经济，使他们能够再投资于强大的新CPU设计。然而，摩尔定律的放缓正在危害CPU生产商的规模经济；在摩尔定律驱动的CPU效率和速率增益战胜专用芯片的好处之前，现在专用芯片的利用寿命更长。因此，CPU设计公司再投资于新设计以保持正不才降的市场支配地位。这一趋势降落了芯片设计初创公司的进入门槛，特殊是那些专注于专业芯片的公司。
人工智能芯片是一种常见的专用芯片，具有一些共同的特点。人工智能芯片并行实行的打算量远远大于CPU。他们还以一种成功实现人工智能算法但减少晶体管数量的办法以低精度打算数字
须要相同的打算。它们还通过将全体人工智能算法存储在一个人工智能芯片中来加速内存访问。末了，人工智能芯片利用专门的编程措辞来有效地翻译人工智能打算机代码，以在人工智能芯片上实行。
虽然通用芯片特殊是CPU包括少量盛行的设计，但人工智能芯片更加多样化。人工智能芯片在设计、适用的运用、不同人工智能任务的效率和速率、通用性和推理时的分类精度等方面有着广泛的差异、
由于其独特的特性，人工智能芯片在演习和推理AI算法方面比CPU快几十倍乃至几千倍。最前辈的人工智能芯片比最前辈的CPU更划算，由于它们在人工智能算法上的效率更高。一千倍于CPU效率的人工智能芯片所带来的改进相称于26年摩尔定律为CPU带来的改进。
前辈的人工智能系统不仅须要AI专用芯片，还须要最前辈的AI芯片。较早期的人工智能芯片——带有更大、更慢、更耗电的晶体管——会产生巨大的能源花费本钱，并可以迅速飙升至这种芯片无法承受的水平。正由于如此，如今利用较早期的AI芯片在本钱和打算速率方面，都至少比最新的AI芯片大一个数量级。（本钱增加，打算速率却更慢）
这些本钱和速率的动态变革，推动着前辈AI芯片的繁荣——如果没有最前辈的AI芯片，则险些不可能开拓和支配最前辈的AI算法。纵然利用最前辈的AI芯片，演习AI算法也可能花费数千万美元，并且须要数周才能完成。实际上，在顶级AI实验室中，总支出中有很大一部分用于与AI干系的打算。利用CPU等通用芯片，乃至利用较旧的AI芯片，进行这种演习将花费更长的韶光才能完成，并且干系的支出也会更多，这使得对AI算法的研究和支配无法进行下去。类似地，利用较不前辈或较不专业的芯片进行推理也可能会导致类似的本钱超支，并且须要更长的韶光。
人工智能芯片的事情事理
相对付CPU来说，人工智能芯片通过特定技能来提高效率和速率。有关通用AI芯片的自上而下视图和这些技能的图形表示，请拜会图，这些技能将不才面的小节中详细描述。
通用人工智能芯片
（1）并行打算
与传统CPU比较，人工智能芯片供应的最主要的改进是并行打算能力，也便是说，人工智能芯片可以运行比CPU更多的并行打算。
对付DNN的打算是高度并行的，由于它们是相同的，并且不依赖于其他打算的结果。DNN演习和推理须要大量独立、相同的矩阵乘法运算，这反过来又须要实行许多乘法运算，然后求和，即所谓的“乘积” 运算。
人工智能芯片设计常日要在单芯片上具备大量的“乘法累加电路”(MAC)，以有效地在一个大规模并行架构上实行矩阵乘法操作。并行打算也使AI芯片能够比顺序打算更快地完成任务。在并行架构中连接的多个AI芯片可以进一步提高并行程度。虽然前辈的CPU具有一定程度的并行体系构造，但AI芯片实现了更大的并行性。
并行处理操作利用几种技能，Data parallelism是最常见的并行形式，它将输入数据集分为不同的“批”，以便在每个批上并行实行打算。这些批次可以跨AI芯片的不同实行单元或并行连接的不同AI芯片。数据并行性适用于任何类型的神经网络。在各种各样的神经网络中，在演习期间利用数百到数千批的数据并行性在不增加所需打算总数的情形下实现了相同的模型精度。然而，更多的批次须要更多的打算来实现相同的模型精度。超过一定数量的批次（对付一些DNN来说，超过100万）增加的数据并行性须要更多的打算，而不会减少演习模型的韶光，从而限定有用的数据并行性。
Model parallelism将模型分成多个部分，在这些部分，打算在AI芯片的不同实行单元上并行实行，或者在并行连接的不同AI芯片上并行实行。例如，单个DNN层包括许多神经元，一个分区可能包括这些神经元的子集，另一个分区包括相同神经元的不同子集。有一种替代技能可以并行地对不同神经网络层进行打算。
考虑到并行性的限定，通过更多的人工智能芯片并行扩展打算量并不是人工智能进步的可行策略，好的AI算法研究更加故意义，也是必要的，由于它许可更大程度的数据和模型并行，包括研究结合技能，以增加并行度。
（2）低精度打算
低精度打算，它捐躯了速率的数值精度和效率，特殊适宜人工智能算法。一个x-bit处理器由实行单元组成，每个实行单元都是用来操作由x-bit表示的数据的。晶体管存储一个bit，其值可以为1或0；因此，x-bit值许可2 x 不同的组合。下表显示了处理器数据类型的x的公共值。
数据类型
高位（Higher-bit）数据类型可以表示更广泛的数字范围(例如：一组较大的整数) 或在有限范围内的更高精度的数字(例如：在0到1之间的高精度十进制数)。幸运的是，在许多人工智能算法中，演习或推理也会实行，或者险些同样地实行，如果一些打算是用8位或16位数据实行的，这些数据代表有限或低精度的数字范围。纵然仿照打算也足以知足一些人工智能算法。这些技能事情的缘故原由如下：
首先，经由演习的DNN常日不受噪声的影响，因此在推理打算中舍入数字不会影响结果；
第二，DNN中的某些数值参数事先已知的值仅在一个小的数值范围内，准确地说是可以用低位数存储的数据类型。
低位（Lower-bit）数据打算可以用包含较少晶体管的实行单元进行。这产生了两个好处。首先，如果每个实行单元须要更少的晶体管，芯片可以包括更多的并行实行单元。其次，低位打算更有效率，须要更少的操作.. 一个8位实行单元利用比16位实行单元少6倍的电路面积和6倍的能源。
（3）内存优化
如果AI算法的内存访问模式是可预测的，那么AI芯片可以优化这些可预测用场的内存数量、位置和类型。例如，一些AI芯片包括足够的
内存来存储全体AI算法。与片外存储器通信比较，片内存储器访问供应了更好的效率和速率改进。
当模型变得太大而无法存储在单个AI芯片上时，模型并行性成为一个特殊有用的工具；通过分割模型，可以在并行连接的不同AI芯片上演习不同的部分。
比较之下，大多数CPU都是基于“冯诺依曼”设计，个中包括一个单一的中心总线——一个在CPU和存储程序代码和数据的单独内存芯片之间共享数据的通信系统。考虑到总线的带宽有限，CPU必须顺序地单独访问代码和数据，并经历一个“冯诺依曼瓶颈”，个中内存访问延迟阻挡CPU通过高晶体管开关速率得到更快的速率。
冯·诺依曼设计对付通用打算是有用的 ，但AI芯片不须要冯诺依曼设计或经历冯诺依曼瓶颈。
（4）特定领域的措辞
特定领域措辞(Domain-specific languages ：DSL)为在专用芯片上运行的专用运用程序供应了效率增益。
程序员以人类理解的办法，利用打算机措辞编写打算机代码(即打算机看得懂的指令)。打算机程序称为编译器（或阐明器），然后将此代码转换为处理器直接可读和可实行的表单。不同的打算机措辞在不同的抽象层次上运作。
例如，像Python这样的高等编程措辞被简化为人类可访问性，但是Python代码在实行时每每相对较慢，由于将人类的高等指令转换为为特定处理器优化的机器代码的繁芜性很高。比较之下，在较低抽象级别上操作的C类编程措辞须要更繁芜的代码（以及程序员的努力），但它们的代码实行效率每每更高，由于更随意马虎转换成为特定处理器优化的机器代码。然而，这两个例子都是通用编程措辞，其代码可以实现各种各样的打算，但不是专门为特定打算有效地转换成机器代码的。
比较之下，DSL是专门为专用芯片高效编程和实行的。一个值得把稳的例子是谷歌的TensorFlow，它是DSL，它的代码在AI芯片上运行的效率比任何通用措辞都高。有时，DSL的优点可以通过PyTorch 这样的专门代码库来实现：这些代码库将专门的AI处理器的知识打包在通用措辞(例如Python在这种情形下)可以调用的函数中。
AI芯片类型
如上所述，人工智能芯片包括三类:图形处理器（GPU）、现场可编程门阵列（FPGA）和专用集成电路（ASIC）。
GPU最初是为得益于并行打算的图像处理运用而设计的。2012年，GPU开始被越来越多地用于演习人工智能系统，到2017年，GPU霸占主导地位。GPU有时也用于推理。然而，只管GPU许可可以比CPU有更大程度的并行，但它仍旧是为通用打算而设计的。
最近，专用FPGA和ASIC在推理方面变得更加突出，由于与GPU比较，它们提高了效率。ASIC也越来越多地用于演习。FPGA包括逻辑模块（即每个模块包含一组晶体管）其互连可以在制造后由程序员重新配置以适应特定的算法，而ASIC包括为特定算法定制的硬连线电路。领先的ASIC常日比FPGA供应更高的效率，而FPGA比ASIC更易于定制，并随着人工智能算法的发展而促进设计优化。比较之下，随着新的人工智能算法的开拓，ASIC正变得越来超越时。
考虑到每个任务对芯片的不同哀求，可以利用不同的AI芯片进行演习和推理。
首先，不同形式的数据和模型的并行性适宜于演习和推理。由于演习须要在与推理共享的步骤之上增加打算步骤。
其次，只管演习实际上总是受益于数据并行，但推理常日不会。例如，可以一次对单条数据实行推断。然而，对付某些运用程序，可以并行地对许多数据实行推理，特殊是当运用程序须要快速推断大量不同的数据时。
第三，根据运用的不同，演习和推理的效率和速率的相对主要性可能不同。对付演习，效率和速率对付人工智能研究职员高效、快速地迭代研究项目都很主要。
对付推理，高推理速率可能是必不可少的，由于许多人工智能运用支配在关键系统中（例如，自动车辆）。或者不耐烦的用户（例如，对图像进行分类的移动运用程序）须要快速、实时的数据分类。
另一方面，有效的推理速率可能存在上限。例如，推理不须要比用户对移动运用程序的反应韶光更快。
推理芯片比演习芯片须要更少的研究打破，由于它们比演习芯片须要更少的打算优化。与GPU和FPGA比较，ASIC须要的研究打破更少。由于ASIC仅针对特定算法进行优化，设计工程师考虑的变量要少得多。
为了设计只用于一次打算的电路，工程师可以大略地将打算转化为针对该打算进行优化的电路。但是，要设计用于多种类型打算的电路，工程师必须预测哪种电路能够很好地完成各种任务。个中许多是事先未知的。
人工智能芯片的商业化依赖于其通用功能的程度。GPU早已广泛商业化，FPGA也是如此，只是程度较低。同时，由于高设计本钱和专业化驱动的低容量，ASIC更难以商业化。然而，在通用芯片改进速率缓慢的时期，专用芯片相对更经济。由于不才一代CPU达到相同的加速比或效率之前，它具有更长的利用寿命。在当前CPU进步缓慢的时期，如果一个AI芯片的速率提高了10-100倍，那么只要1.5 - 8.3万的销量就足够让AI芯片变得经济。估量人工智能芯片市场规模的增长可能会创造规模经济，这将使越来越窄的人工智能ASIC有利可图。
人工智能芯片有不同的等级，功能有强有弱。在高端，做事器级人工智能芯片常日用于高端运用的数据中央，在封装后，比其他人工智能芯片更大。中端是消费者常用的PC级AI芯片。在低端，移动人工智能芯片常日用于推理，并集成到系统级芯片中，该芯片还包括一个CPU。移动系统芯片须要小型化才能适宜移动设备。在每一个级别，人工智能芯片市场份额的增长都因此捐躯非人工智能芯片为代价的。
超级打算机与人工智能的干系性有限，但正在不断增强。最常见的是，做事器级芯片分布在数据中央，可以按顺序实行，也可以在称为“网格打算”的设置中并行实行。超级打算机采取做事器级芯片，将它们物理地放在一起并连接在一起，并增加了昂贵的冷却设备以防止过热。这种设置提高了速率，但大大降落了效率，对付许多须要快速剖析的运用程序来说，这是一种可接管的折衷方案。目前很少有人工智能运用能证明更高速率的额外本钱是合理的。但大型人工智能算法的演习或推理有时非常缓慢，以至于只能利用超级打算机作为末了的手段。因此，只管CPU传统上一贯是超级打算芯片的首选，但人工智能芯片现在正在霸占越来越大的份额。2018年，GPU承担了环球新增超级打算机打算能力的大部分。
前辈AI芯片的代价
领先的节点AI芯片对付高性价比、快速演习和推理AI算法越来越必要。这是由于它们相对付最前辈的CPU表现出效率和速率的提升和尾随节点AI芯片。而且，效率转化为芯片本钱（芯片生产本钱的总和）的总体本钱效益。（即设计、制造、组装、测试和封装本钱）。末了，许多打算密集型AI算法的演习和推理的本钱和速率瓶颈，使得AI开拓者和用户须要最前辈的AI芯片来保持在AI研发和支配方面的竞争力。
最前辈的AI芯片的效率转化为本钱效益。
效率转化为整体本钱效益。对付trailing nodes，芯片运营本钱（由于能耗本钱）主导着芯片生产本钱，并迅速膨胀到难以管理的水平。纵然对付前辈节点，运营本钱也与生产本钱类似，这意味着须要连续优化以提高效率。
表2给出了一个CSET芯片生产和运行本钱模型的结果，该模型针对的是与Nvidia P100 GPU类似规格的做事器级5nm芯片相同数量的90 - 5nm节点。这意味着5纳米以上的芯片须要更大的表面积。对付5nm以上的节点，该模型可以等效地阐明为生产多个芯片，这些芯片的晶体管计数为一个5nm芯片。该模型采取无晶圆厂设计公司的视角，在2020年设计芯片，从台积电代工，然后在自己的做事器上运行芯片。这与谷歌等公司的做法类似。谷歌在内部设计TPU，将制造外包给台积电，然后在谷歌做事器上运行自己的TPUs，向外部客户供应人工智能运用程序或云打算做事。
用度细分如下。代工厂支付的代工发卖价格包括资金花费(即建厂和收购中小企业的本钱)、材料、人工、代工研发和利润率。无晶圆厂的公司还会额外增加芯片设计本钱。制造完成后，外包的半导体和测试公司对芯片进行组装、测试和封装(ATP)。代工发卖价格、芯片设计本钱、ATP本钱之和即是每片芯片的生产总本钱。无晶圆厂的公司在操作芯片时也会产生能源本钱。我们根据每千瓦时0.07625美元的电力成本来估算能源本钱。
表2:不同节点的芯片本钱，等效晶体管数量为5nm
首先，在不到两年的韶光内，运营一款前辈节点的AI芯片（7或5nm）的本钱超过生产所述芯片的本钱，而运行尾部节点AI芯片（90或65nm）的累积电力本钱是生产这种芯片的本钱的三到四倍。图2显示了连续利用长达三年的总芯片本钱:每个芯片的总生产本钱在第0年增加。随后每年增加利用该芯片的年度能源本钱。这些结果表明，在打算生产和运营时，前辈节点AI芯片的本钱效益是掉队节点AI芯片用度的33倍。同样，由于前辈节点AI芯片的效率比前辈节点CPU赶过一到三个数量级（表1），我们估量，在打算产量和OPE时，前辈节点AI芯片的本钱效益也比前辈节点CPU赶过1到3个数量级。
图2:不同节点的AI芯片随韶光变革的本钱
其次，生产和运行5nm芯片的本钱须要8.8年才能达到运行7nm芯片的本钱。8.8年后，7nm和5nm芯片更便宜。因此，只有当预期利用5nm节点芯片8.8年时，用户才有动力改换现有的7nm节点芯片（假设它们不会发生故障）。图2显示了90 nm和5 nm之间的节点间比较。
我们创造，这些本钱变得相等的韶光段增加了，在7nm与5nm的比较中，本钱急剧增加。公司常日会在运营三年后改换做事器级别的芯片，这与最近引入新节点的韶光框架是同等的，依赖前辈节点芯片的公司在新推出的节点芯片一上市就立即购买。然而，如果公司开始购买5nm节点芯片，他们可能期望更永劫光地利用这些芯片。这将构成一个市场预测，即摩尔定律正在放缓，3nm节点可能在很长一段韶光内不会推出。
图3:节点转换经济性
打算密集型人工智能算法受到芯片本钱和速率的瓶颈制约。
人工智能公司在人工智能干系打算上花费的韶光和金钱已经成为人工智能发展的瓶颈。鉴于前辈节点AI芯片比掉队节点AI芯片或前辈节点CPU更具本钱效益且速率更快，因此这些AI实验室须要前辈节点AI芯片来连续推进AI进展。
第一，人工智能实验室DeepMind领先的人工智能实验，如AlphaGo、AlphaGo Zero、AlphaZero和AlphaStar的演习本钱。估计每项用度为500万至1亿美元。一个本钱模型显示，AlphaGo Zero的演习本钱为3500万美元。人工智能实验室OpenAI报告称，在2017年2800万美元的总本钱中，有800万美元用于云打算。将这些打算本钱乘以30，用于trailing node AI芯片，或乃至更多用于前辈节点CPU，会使这种实验在经济上变得不可行。一些人工智能公司的打算本钱增长如此之快，可能很快就会达到本钱上限。从而须要最高效的人工智能芯片。
其次，领先的人工智能实验可能须要几天乃至一个月的韶光进行演习。虽然支配了关键的人工智能系统，但常日须要快速或实时推理。通过利用trailing node的AI芯片或勾引节点的CPU来增加这些韶光，将使得AI研发所需的迭代速率和支配的关键人工智能系统慢得令人无法接管。一家芯片速率较慢的公司可以考试测验通过并行利用大量速率较慢的芯片来支付巨大的能源本钱以提高速率。但这一策略可能会失落败，缘故原由有二。首先，正如附录A 的A节所谈论的，领先的实验须要人工智能研究职员调度人工智能算法，以支持更多的数据和模型并行性。人工智能研究职员可以在有限的程度上做到这一点。但如果试图并行利用比目前领先的人工智能实验所利用的更多数量的人工智能芯片，可能会面临困难。另一方面，纵然在算法上可行，这种并行也须要互补的软件和网络技能来实现。并行扩展数百或数千个GPU是极其困难的，如果扩展更大数量trailing node的GPU，可能会比以及当前的能力。
新的Cerebras晶圆级引擎芯片为网络技能供应了一个有趣的潜在办理方案。它是第一个晶圆级芯片，比其他任何人工智能芯片的表面积都大得多。这意味着可以在单个芯片上实现很大程度的并行性，减少多个芯片之间对前辈网络技能的需求。
对这一剖析的警告是，最近的一些人工智能打破并不须要大量的打算能力。此外，正在进行的研究是开拓须要最少演习的人工智能算法（例如\公众几次射击\"大众学习技能）。对付这些人工智能算法，将小本钱或速率乘以大数字仍可能产生小本钱或速率。
美国和中国的AI芯片竞争
最前辈的AI芯片对付高等AI系统是必不可少的。美国及其盟国在生产与AI芯片干系的半导体领域中具有竞争上风。美国公司主导着AI芯片设计，个中包括用于设计芯片的电子设计自动化（EDA）软件。中国的AI芯片设计公司掉队于美国，他们须要依赖美国EDA软件来设计其AI芯片。
美国，中国台湾和韩国公司掌握着大多数可以制造最前辈的AI芯片的晶圆代工厂（“ fabs”），只管一家中国公司最近得到了一小部分市场霸占率。但是，中国的AI芯片设计公司大都将制造外包给了非中国大陆的fab，由于它们的产能更大，而且制造质量更高。
领先的节点AI芯片的本钱效益和速率从政策的角度来看很主要。美国公司主导了人工智能芯片的设计，而中国公司在人工智能芯片设计上远远掉队，依赖美国EDA软件设计人工智能芯片，须要美国和盟国的中小企业和晶圆厂根据这些设计制造人工智能芯片。最前辈的人工智能芯片的代价，加上它们的供应链集中在美国及其盟国，为美国及其盟国供应了一个杠杆点，以确保人工智能技能的有益开拓和采取。
美国公司NVIDIA和AMD垄断了环球GPU设计市场，而中国最大的GPU公司景嘉微电子开拓的GPU速率非常慢。同样，美国公司Xilinx和英特尔主导了环球FPGA市场，但中国领先的FPGA公司还有很长的一段间隔。
在人工智能ASIC市场，特殊是推理市场，分布着较多厂商，由于ASIC和推理芯片更随意马虎设计，进入门槛较低。与GPU和FPGA不 同，生动在AI领域的公司，如谷歌、特斯拉和亚马逊，已经开始为自己的AI运用设计专用的AI芯片了。谷歌的TPU是一个范例例子。英特尔也在开拓性能强大的专用AI芯片，并声称这些ASIC的效率和速率分别实现了10,000x和1,000x的提升。
而在专用AI芯片领域具有竞争力的中国公司包括燧原、百度、阿里巴巴、腾讯、华为海思、寒武纪、云天励飞和地平线等。中国研究职员还制作了用于高端研究的ASIC。然而，它们在很大程度上仅限于推理，不过，华为最近宣告研发出了一款人工智能演习ASIC。
可以看到，美国人工智能芯片设计公司的产品都在台积电（TSMC）、三星或英特尔制造，而制程都比较前辈，以7nm、10 nm和16 nm为主。还有一点值得把稳，美国GPU芯片利用的前辈制程节点比FPGA和ASIC的要多，之以是如此，很可能是由于GPU的通用性强，具有更高的发卖量，从而可以摊平更前辈制程的设计和制造本钱。
专家对AI芯片利用前辈制程节点的必要性存在不合。EDA公司的一位高管说：“每个想做AI的人都须要7nm及更前辈制程的性能、功率效率等成分。与此同时，喷鼻香港运用科学技能研究所的一位半导体研究员则持不同不雅观点：“对付人工智能芯片，如果利用28nm制程工艺技能，而不是10nm或14nm技能，则制造本钱就会低得多，如果利用前辈制程，你就须要从零开始，花很多精力在数学模型、物理层和打算措辞的研究上，而所有这些都须要投资，只有少数晶圆厂能够制造靠近最前辈的AI芯片，如下图所示，环球只有大约8.5%的晶圆厂产能可以用来制造靠近最前辈的AI芯片，目前，只有很少一部分产能可以制造最前辈的AI芯片（图中蓝色部分），而用于制造最前辈人工智能芯片的实际产能百分比很难打算，并且在逐年变革。
其次，中国AI芯片设计公司中，GPU和FPGA利用的是非前辈制程节点，而ASIC既利用了前辈节点，也利用了非前辈节点。只管中国在这些非前辈节点上具有一定确当地制造能力，但中国的AI芯片设计公司仍旧大多将这些制程节点芯片外包给了台积电，这可能反响了台积电的制造工艺更可靠。
这是由于中国大陆的前辈半导体设备生产水平比较有限。其余，中国的人工智能芯片设计公司也依赖美国EDA软件。因此，中国仍旧要依赖美国及其盟友才能实现AI芯片生产。
中国已经在人工智能推理方面取得了巨大成功，由于中国拥有大量受过良好教诲的工程师，他们非常适宜在特定芯片上实现极佳性能的劳动密集型设计任务。然而，考虑到中国相对年轻的人工智能芯片设计行业，中国公司尚未节制实现GPU和FPGA更大优化空间和更高繁芜性所需的隐性知识（know-how）。
中国在AI芯片供应链的关键环节能力不敷，包括芯片设计、EDA软件、半导系统编制造设备和晶圆厂，这意味着美国及其盟国在生产领先的AI芯片方面保持竞争上风。正如第七节所谈论的，领先的人工智能芯片对付开拓和支配前辈的、与安全干系的人工智能系统来说，具有计策代价。因此，保持这一上风对美国及其盟国至关主要。
此外，美国，荷兰和日本公司共同掌握着晶圆厂利用的半导系统编制造设备（SME）的市场。但是，这些上风可能会消逝，尤其是在中国努力培植前辈芯片家当的情形下。鉴于最前辈的AI芯片对安全性的主要性，美国及其盟国必须在生产这些芯片时保护其竞争上风。
免责声明：本文由作者原创。文章内容系作者个人不雅观点，半导体行业不雅观察转载仅为了传达一种不同的不雅观点，不代表半导体行业不雅观察对该不雅观点赞许或支持，如果有任何异议，欢迎联系半导体行业不雅观察。
本日是《半导体行业不雅观察》为您分享的第2298期内容，欢迎关注。
★Arm芯片三十五年
★欧洲半导体三驾马车的“浊世”变局
★2020年，国产射频PA究竟如何？
中国半导体｜苹果｜封测｜蓝牙｜设备｜晶圆｜英伟达｜射频｜台积电
