A/D器件的成长_暗记_旗子

文章目录 [+]

（海军工程大学电子工程学院，湖北武汉 430033）

A/D器件是全体通信系统中的关键所在，也是全体系统的瓶颈，国内外科研机构一贯投入大量的物力、人力、财力致力于A/D器件的研究。
通过剖析总结A/D器件的国内外发展近况，总结得出了A/D器件的发展瓶颈，即采样速率的不断提高带来的孔径抖动问题以及ADC采样电路固有的限定。
必须办理瓶颈问题，才能设计实现更高性能的A/D器件。

A/D器件的成长_暗记_旗子科学

A/D器件；发展近况；瓶颈；孔径抖动

为了降落通信系统的繁芜性，实现构造通用化、功能软件化，早在1992年MITOLA J就提出了软件无线电，而实现软件无线电的关键步骤是把通信系统中的ADC和DAC向射频端靠拢，最空想情形是天线吸收的射频旗子暗记直接进入ADC［1］。
随着COMS集成电路工艺的迅速发展，相对付仿照电路来说，数字电路集成度高、抗滋扰强、易于实现和本钱低的上风越来越明显。
因此，数字电路常用来代替仿照电路以完成旗子暗记的处理。
然而现实中旗子暗记大多是仿照的，比如温度、声音、图像和压力等仿照旗子暗记。
因此就须要连接仿照旗子暗记与数字旗子暗记的桥梁——模数转换器（ADC）和数模转换器（DAC）。

模数转换器是将现实天下中的仿照旗子暗记转换为数字旗子暗记的接口器件，是联系现实天下中仿照旗子暗记和数字旗子暗记的桥梁，是数字旗子暗记技能发展的根本。
随着电子技能的迅猛发展以及大规模集成电路的广泛运用，ADC得到了广泛的运用。
高速ADC被广泛运用于各个领域，如雷达、通信、电子对抗、测控、医疗、仪器仪表、高性能掌握器以及数字通信系统等。
但是ADC的发展速率仍不能知够数字旗子暗记处理的须要。
在当代通信系统中，为了提高系统性能，更好地吸收处理旗子暗记，MITOLA J提出了软件无线电（Software Radio）技能，即在数字领域实现对旗子暗记的处理。
它哀求ADC能够对2 MHz~2 GHz的通信频段进行处理，并哀求有效位数达到12~14 bit，这就对ADC提出了更高的哀求［2］。
高性能的ADC已经成为当代数字旗子暗记处理系统中不可或缺的一部分，研究高速率、高分辨率、低功耗的ADC成为了新的发展趋势，也是国内外研究的热点和难点，因此对ADC的运用研究具有主要意义。

1.1工业界的A/D器件

在工业界中，环球有名A/D器件公司对付高精度、高速率A/D器件的设计研发已经成熟。
在美国德州仪器公司收购了国家半导体公司之后，德州仪器公司的中高精度、超高速ADC体系已经加倍完善。
例如其产品ADS1282HT便是一款分辨率为31 bit、采样率为45 kS/s的用于地震监测和能源开拓的具有PGA的超高分辨率的∑-ΔADC；ADS1255则是一款24 bit、30 kS/s极低噪声的∑-ΔADC,可以运用于对噪声哀求极高的旗子暗记系统中。
另一大芯片公司美信公司在高速率、高精度的A/D器件上也很成熟，比如MAX11905是一款20 bit、 1.6 MS/s、低功耗、全差分SAR ADC,带有内部基准缓冲器，具有很好的动态和静态性能，功率正比于吞吐率，在同类的产品中具有最佳指标。
MAX11905采取20引脚、4 mm×4 mm、TQFN封装，可以事情在-40℃~+85℃的温度范围内。
此外，国外的Atmel、Linear、Rohm等芯片公司设计新的A/D器件都是走在技能的尖端［3］。

1.2学术界的A/D器件

超高速、中高精度的A/D器件也引起了浩瀚科研机构的兴趣，天下上诸多有名院校投入大量的科研职员和经费进行A/D的研发设计，以研究出更高性能的ADC。

在2004年，美国的加州大学设计研发了一款转换精度8 bit、转换速率600 MS/s的折叠插值式A/D器件，该器件采取了0.18 μm CMOS工艺。
在2008年，它们采取单通道并行的构造实现了一款速率为2.5 GS/s、精度为8 bit的超高速A/D器件，该器件是在90 nm的CMOS工艺上实现的。
同年，又设计实现一款1 GS/s、10 bit的流水线级联折叠构造的A/D器件，该器件采取了0.35 μm SiGeBiCMOS工艺。
2011年，意大利大学帕维亚大学的Aldo Pena Perez在ISSCC(International SolidState Circuits Conference)揭橥利用三阶调制器的SigmaDelta型低速超高精度的模数转换器，在输入旗子暗记的带宽达到100 kHz时，实现了SNDR(SignaltoNoiseandDistortion Ratio)为84 dB，SFDR为96 dB、功耗仅为140 μW的性能,其采取的是0.18 μm CMOS工艺。
同年，博通公司的Chen Chunying揭橥了VLSI Circuits上的一款高速率、高精度的流水线型模数转换器，该ADC实现了12 bit、3 GS/s的性能指标，并且在输入旗子暗记频率达到1.2 GHz的时候SNDR仍高于50 dB,其采取了40 nm的CMOS数字工艺，整体功耗也仅仅只有500 mW［4］。
2014年TI宣告推出最新的SAR型ADC,这次推出的ADS7042是业界功耗最低、尺寸最小的12 bit的SAR ADC，这款微型器件的全速功耗只有690 μW；而ADS8354系列则包含了业界最小的14 bit及16 bit的同步采样SAR ADC。

2A/D器件的海内发展情形

对付模数转换器的研究海内起步比较晚，紧张是一些科研院校在研究，发展比较掉队，根本非常薄弱，工艺也很掉队，能够投入到市场上的ADC产品也很少，而国外在高性能的ADC器件方面对中国进行入口限定，这极大影响了中国国防工业和电子通信的发展，这就哀求我国必须设计自己的ADC。
目前海内军用高性能模数转换器紧张由各大军工集团下的研究所设计。
此外，各大高校也积极设计研发高性能A/D器件，包括中科院半导体所、复旦大学等院校，个中复旦大学的实力最强。

从技能上来看，美国国家半导体拥有最前辈的CMOS工艺技能，因此在技能上可以实现高速及其他类型的ADC。
低功耗仍旧是我们的上风所在，而且我们的售价也比其他对手更具有竞争力。

目前海内的紧张研究成果有［5 6］：2006年，东南大学射频与光电集成电路研究所设计实现了一款速率为1 GS/s、精度为6 bit的超高速ADC，其采取了0.18 μm的CMOS工艺。
2009年，又在0.18μm CMOS工艺上设计实现了一款转换速率为2.2 GS/s、精度6 bit的超高速ADC,这两款A/D器件都是采取了全并行构造。
2010年，复旦大学设计实现了一款折叠插值构造的ADC，其是在0.13μm工艺下实现的，转换速率为1 GS/s，精度为8 bit。
2010年中电集团55所设计了一款转换速率为1.4 GS/s、8 bit的超高速A/D器件。
2011年仿照集成电路实验室在半导体学报上公布一款采样两通道韶光交错的1.5 GS/s、8 bit的A/D芯片，该芯片是在0.18 μm CMOS工艺上实现的［7］。

3ADC的发展瓶颈

模数转换器是连接仿照旗子暗记和数字旗子暗记的桥梁，是当代数字社会不可或缺的主要组成部分。
随着ADC采样速率的不断增加，越来越繁芜的功能得以实现，例如认知雷达、医学影像和60 GHz无线通信等［8］。
由于电磁谱竞争越来越激烈，美国国防部为了提高系统的灵巧性和性能，希望ADC尽可能靠近天线。
因此设计实现超高速ADC亟待办理，以知足军用软件无线电、电子战、雷达等须要高宽带和高采样率的军事运用的需求。

目前的ADC具有运用广泛、本钱低、技能成熟等优点，但在高性能的模数转换器领域，它存在着很多先天性的不敷。
当旗子暗记的采样速率大于2 MS/s时，由于孔径抖动成分，会造成采样韶光的不愿定性［9］。
其规律是伴随着采样速率的增加，其精度就会低落。
每增加一倍，就会低落大约1 bit，在过去的几年里，在一定的采样速率下，ADC的精度均匀仅提高了1.5 bit。
在当下技能状态下，设计实现的采样速率最高的ADC的采样速率是8 GS/s，而精度只有3 bit。
在精度为8 bit的情形下，采样速率为4 GS/s［10］。
这基本已经达到其理论极限，纵然采样速率可以更高，其精度也会低落。

而且当下的ADC能够处理的旗子暗记的频谱范围有限，仅能够对一小部分频谱进行转换，很可能忽略通信、雷达和其他方面有问题的电磁频谱旗子暗记。
对付美国国防部来说，实现可进行超高速采样的ADC是当务之需［11］。
美国国防先期研究操持局（DARPA）已经通过“商用时标阵列”（ATC）开拓出超高速ADC，采样速率可以达到60 GS/s，是现有商用ADC采样速率的10倍，完备可以胜任探测剖析30 GHz及以下频谱范围内的任何旗子暗记，基本可以覆盖现有电子战通信和雷达等武器装备的事情频段［12］。
该ADC在带来惊人的采样速率的同时，也给数据处理能力提出了更高的哀求。
ADC中每秒采样所产生的数据量将达到1 Tbit，这将会导致巨大的功耗。
此外ADC的旗子暗记处理能力也要达到同等量级，而且须要对数据量有效降级，从而能够与相邻的电子器件的旗子暗记处理能力相匹配，这就进一步对制造工艺和设计提出了更高的哀求。
该ADC采取32 nm绝缘体Si工艺，在达到了功耗的哀求下，达到了所需的数据转换能力［13］。

但是随着采样速率的不断提高，会涌现很多无法按照预定次数采样的问题，如孔径抖动以及传统ADC采样保持电路的固有限定，已经成为更高精度、更高速率的ADC的发展瓶颈。
当下紧张是通过插入仿照下变频，适当降落被采样旗子暗记的频率以及采取带通技能来适当提高ADC的转换速率，但是仍须要不断探究更好的办理方法［14］。

此外人们常常忽略一个ADC限定：信噪比的限定。
ADC中的噪声紧张由三部分构成：量化噪声；带内噪声或滋扰；原来在带外经转换后搬移到带内的噪声或滋扰，及混叠噪声。
这些噪声在高信噪比时，可能对器件性能的影响并不大，但是在信噪比较低的时候就会严重影响器件的性能，这就会严重影响旗子暗记传输的质量。
为了减少噪声，常日会把旗子暗记只管即便放大，但是不能超过ADC的仿照输入旗子暗记的幅度，由于在靠近ADC的满刻度时，ADC的非线性失落真最大，办理这一问题的方法是：增加ADC的动态范围；提高ADC的转换精度；采取新的A/D变换技能，如∑-Δ技能［15］。

这些瓶颈都是制约A/D器件性能提高的成分，这将是研究设计ADC的科研职员往后要着力办理的问题，只有办理好这个问题，才能设计实现更高性能的模数转换器。

4结束语

本文对A/D器件的国内外发展情形进行了剖析总结，并得出了A/D器件的发展瓶颈，即采样速率的不断提高带来的孔径抖动问题以及ADC采样电路固有的限定。
可以说A/D器件是全体通信系统中的关键所在，也是全体系统的瓶颈，必须投入大量的物力、人力、财力致力于A/D器件的研究。

参考文献

［1］杨洋.基于软件无线电的数字吸收技能研究［J］.技能互换，2012,38(10):6 10.

［2］温东,姜波,刘翠海.超低频通信中海洋步长滤波器设计［J］.电讯技能,2013,5(2):10 15.

［3］温广杰，钟京立，谢健.基于ADC和层次剖析法的指挥所通信装备效能评估模型构建［J］.当代电子技能，2015,36(2):132 135.

［4］柳超,蒋华,黄金辉.甚低频通信［M］.北京：海潮出版社,2012.

［5］卢庆广,夏栋.软件雷达射频采样ADC性能需求剖析［J］.般船科学技能,2012(1)：130 132.

［6］ MOLISCH A F.Wireless communications［M］.Hoblken: John wiley,2011.

［7］付贞,温东,孙晓磊.削波后的甚低比年夜气噪声中的通信吸收性能［J］.电讯技能，2011,11(3):22 34.

［8］吴兴斌.高速A/D转换器的研究进展及发展趋势［J］.微电子学,2013,13(5):17 29.