只管前辈封装非常繁芜并且涉及多种技能，但互连技能仍旧是其核心。本文将先容封装技能的发展进程以及 SK 海力士最近在帮助推动该领域发展方面所做的努力和取得的造诣。
互连在前辈封装中的主要性
首先，须要把稳的是，互连技能是封装中关键且必要的部分。芯片通过封装互连以吸收电力、交流旗子暗记并终极进行操作。由于半导体产品的速率、密度和功能根据互连办法而变革，因此互连方法也在不断变革和发展。
除了开拓各种工艺以在晶圆厂实现风雅图案外，还全面努力推进封装工艺中的互连技能。因此，开拓了以下四种类型的互连技能：引线键合、倒装芯片键合、硅通孔 (TSV) 键合以及小芯片稠浊键合。
1硅通孔 (TSV)：一种垂直互连通路（通孔），完备穿过硅芯片或晶圆，以实现硅芯片的堆叠。
2 Chiplet：按用场（例如掌握器或高速存储器）划分芯片并将其制造为单独的晶圆，然后在封装过程中重新连接的技能。
3下述产品未采取稠浊键合。规格为估计值。
图 1. 互连方法规格表。（这些规格是运用每种互连技能的紧张产品的示例。）
引线键合
引线键合是第一种开拓的互连方法。常日，具有良好电性能的材料（例如金、银和铜）被用作连接芯片和基板的导线。这是最具本钱效益且可靠的互连方法，但由于其电气路径较长，因此不适宜须要高速操作的较新设备。因此，这种方法被用于不须要快速操作的移动设备中利用的移动 DRAM 和 NAND 芯片。
倒装芯片接合
倒装芯片接合 战胜了引线键合的缺陷。其电气路径的长度是引线键合的十分之几，使其适宜高速操作。与在芯片级实行的引线键合比较，在晶圆级进行处理的倒装芯片键合还供应了卓越的生产率。因此，它被广泛运用于CPU、GPU和高速DRAM芯片的封装。此外，由于可以在芯片的全体侧面形成凸块，因此可以比引线键合拥有更多的输入和输出 (I/O)，从而有可能供应更高的数据处理速率。然而，倒装芯片接合也有其自身的缺陷。首先，难以进行多芯片堆叠，这对付须要高密度的存储产品来说是不利的。此外，只管倒装芯片键合可以比引线键合连接更多的 I/O，和有机 PCB 间距阻挡连接更多数量的 I/O。为了战胜这些限定，开拓了 TSV 键合技能。
硅通孔 (TSV) 键合
TSV不采取传统的布线方法来连接芯片与芯片，而是通过在芯片上钻孔并添补金属等导电材料以容纳电极来垂直连接芯片。制作带有TSV的晶圆后，通过封装在其顶部和底部形成微凸块，然后连接这些凸块。由于 TSV 许可凸块垂直连接，因此可以实现多芯片堆叠。最初，利用 TSV 接合的堆栈有四层，后来增加到八层。最近，一项技能使得堆叠 12 层成为可能，并于 2023 年 4 月SK hynix 开拓了其 12 层 HBM3。虽然 TSV 倒装芯片接合方法常日利用基于热压的非导电薄膜 (TC-NCF)，但 SK hynix 利用 MR-MUF 4 工艺，可以减少堆叠压力并实现自对准。5这些特性使 SK hynix 能够开拓出世界上第一个 12 层 HBM3。
4大规模回流模塑底部添补（MR-MUF）：将半导体芯片堆叠起来，并将液体保护材料注入芯片之间的空间，然后硬化以保护芯片和周围电路的工艺。与在每个芯片堆叠后运用薄膜型材料比较，MR-MUF 是一种更高效的工艺，并供应有效的散热。
5自对准：在 MR-MUF 工艺期间通过大规模回流将芯片重新定位到精确的位置。在此过程中，热量被施加到芯片上，导致干系凸块在精确的位置熔化并硬化。
如上所述，引线、倒装芯片和 TSV 键合在封装工艺的各个领域中发挥着各自的浸染。只管如此，最近涌现了一种新的互连技能，称为铜对铜直接键合，它是稠浊键合的一种。
与小芯片的稠浊键合
术语“稠浊”用于表示同时形成两种类型的界面结合6 。界面结合的两种类型是：氧化物界面之间的结合和铜之间的结合。这项技能并不是新开拓的技能，但多年来已经用于 CMOS 图像传感器的大规模生产。然而，由于小芯片的利用增加，它最近引起了更多关注。Chiplet技能将各个芯片按功能分离，然后通过封装将它们重新连接起来，在单个芯片上实现多种功能。
6界面键合：相互打仗的两个物体的表面通过分子间力结合在一起的键合。
只管小芯片的功能是该技能的一个明显上风，但采取它们的紧张缘故原由是本钱效益。当所有功能都在单个芯片上实现时，芯片尺寸会增加，并且不可避免地导致晶圆生产过程中良率的丢失。此外，虽然芯片的某些区域可能须要昂贵且繁芜的技能，但其他区域可以利用更便宜的传统 技能来完成。因此，由于芯片无法分离，制造工艺变得昂贵，因此纵然只有很小的面积须要风雅技能，也要将风雅技能运用于全体芯片。然而，小芯片技能能够分离芯片功能，从而可以利用前辈或传统的制造技能，从而节省本钱。
虽然chiplet技能的观点已经存在十多年了，但由于缺少能够互连芯片的封装技能的发展，它并没有被广泛采取。然而，芯片到晶圆 (C2W) 稠浊键合的最新进展显著加速了小芯片技能的采取。C2W 稠浊键合具有多种上风。首先，它许可无焊料键合，从而减少键合层的厚度、缩短电气路径并降落电阻。因此，小芯片可以高速运行而无需任何妥协——就像单个芯片一样。其次，通过直接将铜与铜接合，可以显著减小凸块上的间距。目前，利用焊料时很难实现 10 微米 (μm) 或更小的凸块间距。然而，铜对铜直接键合可以将间距减小到小于一微米，从而提高芯片设计的灵巧性。第三，它供应了前辈的散热功能，这一封装功能在未来只会连续变得越来越主要。末了，上述的薄粘合层和细间距影响了封装的形状因数，因此可以大大减小封装的尺寸。
然而，与其他键合技能一样，稠浊键合仍旧须要战胜寻衅。为了确保稳定的质量，必须在纳米尺度上改进颗粒掌握，而掌握粘合层的平整度仍旧是一个紧张障碍。同时，SK海力士操持利用最高功率的封装办理方案来开拓稠浊键合，以便将其运用于未来的HBM产品。
利用 SK 海力士的稠浊键合推进封装技能
虽然SK海力士目前正在开拓稠浊键合，以运用于其即将推出的高密度、高堆叠HBM产品，但该公司此前已在2022年成功为HBM2E采取稠浊键合堆叠八层，同时完成电气测试并确保基本可靠性。这是一项重大壮举，由于迄今为止大多数稠浊键合都是通过单层键合或两个芯片面对面堆叠来完成的。对付 HBM2E，SK 海力士成功堆叠了 1 个根本芯片和 8 个 DRAM 芯片。
稠浊键合是封装行业中最受关注和关注的键合技能。集成器件制造商、代工厂以及任何能够生产前辈封装的公司都专注于稠浊键合。如上所述，只管该技能具有浩瀚上风，但仍有很长的路要走。通过其领先的 HBM技能，SK海力士将开拓除稠浊键合之外的各种封装技能，以帮助封装技能和平台办理方案达到前所未有的水平。
来源：集成电路前沿；作者：Ki-ill Moon，SK
半导体工程师
半导体履历分享，半导体成果互换，半导体信息发布。半导体行业动态，半导体从业者职业方案，芯片工程师发展进程。
