上周，运用材料公司揭开了其最新材料工程办理方案的神秘面纱，这些办理方案旨在使铜布线的尺寸缩小到 2 纳米及以下，同时降落电阻并增强芯片的三维堆叠能力。
该公司的 Black Diamond 低介电材料从 2000 年代初就开始供应。这种材料在铜线周围形成一层分外的薄膜，可减少电荷的积聚，而电荷的积聚会增加功耗并造成电旗子暗记之间的滋扰。
现在，运用材料公司推出了增强版Black Diamond，进一步降落了最小 K 值，从而使铜布线扩展到 2 纳米节点，同时还提高了机器强度--这是芯片制造商希望垂直堆叠多个逻辑和内存芯片时的一项关键性能。
但是，随着尺寸的缩小，铜线本身的缩放是另一个巨大的寻衅。如今，最前辈的逻辑芯片可容纳超过 60 英里长的铜线，首先要在介电材料上蚀刻出沟槽，然后沉积一层超薄阻挡层，以防止铜线迁移。在末了的铜沉积填满剩余空间之前，还要沉积一层衬垫层，以帮助铜的附着。
问题在于，在 2nm 及以下尺寸时，阻挡层和衬垫层花费的可用沟槽体积比例越来越大，险些没有足够的空间来添补铜，并有可能产生高电阻和可靠性问题。运用材料公司利用这种全新的材料组合办理了这一难题。
他们最新的集成材料办理方案（IMS）将六种不同的核心技能整合到一个高真空系统中，包括业界创始的钌和钴配对技能，以形成超薄的 2 纳米二元金属衬垫。与前几代产品比较，衬垫厚度减少了 33%，同时还改进了表面性能，实现了无缝、无空隙的铜粘附和回流。终极，芯片布线中的电阻降落了 25%，从而提高了性能并减少了功率泄露。
运用材料公司称，所有领先的逻辑芯片制造商都已采取其新型铜阻挡层种子 IMS 与钌 CVD 技能生产 3 纳米芯片，估量 2 纳米节点也将采取这种技能。
该公司还估计，随着背面功率传输方案的引入，其芯片布线办理方案的做事可用市场总额将从现在的每 10 万片晶圆约 60 亿美元激增到 70 多亿美元。
