74LS76 是什么芯片？74LS76 双JK触发器 工作事理讲解带你轻松搞定_触发器_引脚

如果有什么缺点或者不对，欢迎各位大佬指示。

图片来源于网络

本日是 74LS76双JK触发器，紧张因此下几个方面：

74LS76 带有独立的 JK 时钟脉冲、直接打消输入和直接设置的双JK触发器。
触发器的开拓办法是，当时钟设置为高电平时，将吸收数据使能输入。

74LS76 IC 中的 JK 触发器还具有预设和打消功能，许可 IC 绕过期钟和输入并供应不同的输出。
74LS76 是基于 TTL 的，可以与任何基于 TTL 的设备或任何微掌握器一起操作。
IC 有多种封装形式，使 IC 可以根据哀求利用任何硬件。
如有必要，可以利用多个 IC 制作更多 IC。

74LS76 的实际运用是在位的存储中，只管它对其他运用也很有代价。
几个特性使 Jk 触发器成为最常见的类型之一。
它们包括以下内容：

同样值得把稳的是，JK 触发器可以通过施加时钟脉冲旗子暗记来改变它们的状态。
请把稳，此时钟旗子暗记可以是上升沿或低落沿。
此外，74LS76 能够忽略无效输出。

74LS76 双JK触发器实物图

74LS76 双JK触发器引脚排列

74LS76 双JK触发器引脚排列

74LS76 双JK触发器引脚解释

74LS76 双JK触发器引脚解释

正如前面说的，我们在该 IC 中有两个 JK 触发器，该 IC 常日由 +5V 供电。
输入 (J, K) 引脚和输出 (Q, Q bar) 引脚的最小和最大输入和输出电压在上述规格中进行了谈论。
JK触发器的事情事理如下图所示 。

74LS76 双JK触发器事情事理图

预设和打消是异步低电平有效输入。
当预设和打消设置为低时，它们会覆盖时钟和 JK 输入，逼迫输出达到稳态电平。

74LS76 有 5 个输入引脚和两个输出引脚。
输出将取决于险些每个输入引脚。
当 IC 在复位引脚处于低电平状态时，输出引脚将为低电平，在反相输出时，状态将为高电平。

现在另一个输入引脚知道为预设。
当预设将处于高电平状态时，输出引脚将为高电平，而在反相输出时，状态将为低电平。
要利用 IC，我们须要将它们保持在低电平，如果两个引脚上的高电平状态，输出和反相输出都会给出高电平状态。
复位引脚和打消将在不同输入处具有这些状态。

74LS76 双JK触发器事情事理

当 clear = 1 和 preset = 1 时，输出将根据 J 和 K 输入在 HIGH 到 LOW 时钟脉冲上变革。
当 J 和 K 两个输入都为低电平时，输出不会有任何变革。
输出将取决于先前的状态。
在 J = 1 和 K = 1 的情形下，输出将在每个时钟脉冲处保持翻转。

其他状态将根据下面的真值表。

74LS76 双JK触发器事情事理

上面两张表阐明了 JK FF 的一样平常事情，这个真值表描述了 74LS76 的功能，具有清晰和预设的特色。

74LS76 双JK触发器事情事理

PCB图

PCB图

等效于 74LS76：74LS73、MC74HC73A、SN7476

替代品 JK 触发器： 74LS107、4027B

1、74LS76 的 0-9 计数器示例

在此示例中，我们将利用 JK 触发器构建一个 3 位计数器，然后我们将通过将其转换为 7 段上的十进制来显示该值。
要设计一个三位计数器，我们须要一个额外的组件，即与门，然后我们将利用四个 JK 触发器。
在设计完位计数器后，我们将利用 IC74LS76 将二进制数据转换为共阴极7 段。
时钟脉冲将产生输出，IC 将显示 7 段数据。
这是图像。

在三位数据中，我们可以存储 000 到 111 的数据，即 8 个值，并且 7 段以十进制显示从 0 到 7 的值。
JK 触发器存储每个值并在每个时钟脉冲上天生新值。
74LS48 用作 BCD 到 7 段解码器，我们可以在时钟脉冲改变之前的任何韶光吸收到这个值。
在微处理器和掌握器中，时钟引脚由手动旗子暗记掌握以更换数据，直到数据保持存储，这个过程使触发器最适宜在多个设备中临时存储数据。

2、其他运用

以上便是本日的内容，大家记得关注，给我点赞哦，欢迎大家在评论区留言，请各位大佬多多指教。

图片来源于小红书