此前RigorFlow 1.0版本通过其自定义流程管理器、运行状态监控管理器和关键日志数据提取器，有效推进了IC设计流程的自动化、供应了实时监控，并办理了数据提取的难题。这不仅极大的提升了设计效率和增加了流程透明度，还使团队能够第一韶光创造并办理问题，优化资源分配，从而降落缺点率和模块间的迭代困难度，终极加快产品的开拓上市进程。
经由过去一年海内某头部设计公司芯片开拓CAD团队的打磨，以及海内某头部ASIC团队在超大规模算力芯片、车规芯片以及AI芯片等繁芜SOC芯片上全流程的合营，日不雅观芯设全流程管理产品得到了进一步升级与优化，RigorFlow2.0版本基于市场的反馈应运而生。
详细来说，RigorFlow 2.0在其前身1.0版本的根本上，进行了全面升级，特殊是强化了实时数据存储与可视化统计剖析功能。这一新功能利用户能够直不雅观地比较不同设计方案的性能和效率，进而制订出更加科学、高效的设计决策，显著提升项目成功率。
图1：数据比拟与可视化统计剖析
此外，RigorFlow2.0还为繁芜的事情流程管理供应一整套完备系统，它包括了以下方面：
1.运行状态监控管理器：运行时对状态进行实时监控，实现状态的即时捕获与更新。
2.清晰明了的图形化流程管理：RigorFlow采取颜色编码GUI设计，结合网格视图报告，让用户可以直不雅观识别并快速定位故障作业，便于迅速调试和解决问题。
图2：运行状态监控管理
3.多维度可视化统计剖析：一键汇总展示当前工程关键数据，支持多个数据维度比拟数据，方便设计职员查看任务的关键数据以及比较结果利害。
4.超大吞吐容量：RigorFlow设计轻量，内置调度程序，能够高效处理数百万作业，显著加快开拓速率。
5.前辈的分布式架构：利用前辈的并行机制，RigorFlow能够将事情包袱分配至本地及云真个分布式打算环境，同时支持批处理模式，优化资源利用。
图3：前辈的分布式架构
6.透明的团队协作：通过直不雅观的视图（包括网格、节点、流程图和依赖关系图）和抽象观点，RigorFlow促进组织内繁芜事情流程的支配与共享，大大促进了团队互助。
在详细实操中，前述头部IC设计公司CAD团队已经完全导入RigorFlow2.0，并逐步在公司的实际项目中导入。通过将项目整体开拓切换到RigorFlow2.0平台上，项目开拓整体ROI得到了明显提升：举个例子，在日常的模块开拓中，如果一个普通工程师正常可以承接3个普通模块，那么基于RigorFlow2.0平台，该工程师可以承接4个普通模块，并且开拓流程还可以显著缩短将近20%的韶光。
同时，经由2023年一年在海内某头部ASIC vendor处的磨合，RigorFlow进一步开拓和优化了数据报告管理系统，通过对数字芯片开拓中各个流程的数据报告深度挖掘和剖析，极大的提高了管理团队的事情效率并且大幅度降落管理团队每天剖析项目进度和瓶颈模块的数据剖析韶光，从而进一步提升项目管理者所能有效管理的团队规模。
另一方面，有效的数据剖析和数据管理也进一步帮助ASIC vendor和客户的有效沟通。通过简洁明了的data talk，极大程度的减少了沟通障碍从而降落了沟通本钱。大幅度提升了客户满意度。无论是在小型还是大型项目中，RigorFlow都展现出了其卓越的性能和代价。
为了进一步帮助海内芯片设计公司提升竞争力，日不雅观芯设还将会在接下来的半年韶光内为芯片设计企业供应本地支配和整体设计流程环境迁移能力，并推出个性化流程定制服务。
作为国产EDA的新兴力量，日不雅观芯设将连续致力于推动IC设计流程管理的改造，为海内的半导体行业供应更加强大和高效的设计工具。
与此同时，为了庆祝RigorFlow2.0发布，日不雅观芯设将推出限时免费的活动，欢迎大家扫描下方二维码或发送试用要求到日不雅观的官方互助邮箱business@rigoron.com，日不雅观会联系大家供应宝贵的免费利用的机会。
