21世纪是电子信息家当主导的知识经济时期，信息领域正在发生一场巨大变革，其先导力量和决定性成分正是微电子集成电路。硅片技能的日益成熟，特殊是深亚微米(DSM，Deep Sub-Micron)和超深亚微米(VDSM，Very Deep Sub-Micron)技能，极大促进了集成电路家当的快速发展。
集成电路发展经历了电路集成、功能集成、技能集成，直至本日基于打算机软硬件的知识集成，这标志着传统电子系统已全面进入当代电子系统阶段，这也被誉为进入3G时期，即单片集成度达到1G个晶体管、器件事情速率达到1GHz、数据传输速率达到1Gbps。
EDA(Electronic Design Automation，电子设计自动化)技能基于打算机赞助设计，它领悟了运用电子技能、打算机技能、信息处理技能、智能化技能的最新成果，以实现电子产品的自动设计。EDA是当代电子设计技能的核心，在当代集成电路设计中霸占主要地位。FPGA(Field Programmable Gate Array，现场可编程门阵列)作为可编程逻辑器件的范例代表，它的涌现及日益完善适应了当今时期的数字化发展浪潮，它正广泛运用在当代数字系统设计中。
EDA技能与FPGA事理
1.EDA技能特色
EDA是电子设计领域的一场革命，它源于打算机赞助设计(CAD，Computer Aided Design)、打算机赞助制造(CAM，Computer Aided Made)、打算机赞助测试(CAT，Computer Aided Test)和打算机赞助工程(CAE，Computer Aided Engineering)。利用EDA工具，电子设计师从观点、算法、协议开始设计电子系统，从电路设计、性能剖析直到IC版图或PCB版图天生的全过程均可在打算机上自动完成。
EDA代表了当今电子设计技能的最新发展方向，其基本特色是设计职员以打算机为工具，按照自顶向下的设计方法，对全体系统进行方案设计和功能划分，由硬件描述措辞完成系统行为级设计，利用前辈的开拓工具自动完成逻辑编译、化简、分割、综合、优化、布局布线(PAR，Place And Route)、仿真及特定目标芯片的适配编译和编程下载，这被称为数字逻辑电路的高层次设计方法。
作为当代电子系统设计的主导技能，EDA具有两个明显特色：即并行工程(Concurrent Engineering)设计和自顶向下(Top-down)设计。其基本思想是从系统总体哀求出发，分为行为描述(Behaviour Description)、寄存器传输级(RTL，Register Transfer Level)描述、逻辑综合(Logic Synthesis)三个层次，将设计内容逐步细化，末了完成整体设计，这是一种全新的设计思想与设计理念。
2.FPGA事理
本日，数字电子系统的设计方法及设计手段都发生了根本性变革，正由分立数字电路向可编程逻辑器件(PLD，Programmable Logic Device)及专用集成电路(ASIC，Application Specific Integrated Circuit)转变。FPGA与CPLD(Programmable Logic Device，繁芜可编程逻辑器件)都属于PLD的范畴，它们在当代数字系统设计中正霸占越来越主要的地位。
FPGA是由用户编程来实现所需逻辑功能的数字集成电路，它不仅具有设计灵巧、性能高、速率快等上风，而且上市周期短、本钱低廉。FPGA设计与ASIC前端设计十分类似，在半导体领域中FPGA运用日益遍及，已成为集成电路中最具活力和出息的家当。同时，随着设计技能和制造工艺的完善，器件性能、集成度、事情频率等指标不断提升，FPGA已越来越多地成为系统级芯片设计的首选。
FPGA由PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)发展而来，其基本设计思想是借助于EDA开拓工具，用事理图、状态机、布尔表达式、硬件描述措辞等方法进行系统功能及算法描述，设计实现并天生编程文件，末了通过编程器或下载电缆用目标器件来实现。
FPGA器件采取逻辑单元阵列(LCA，Logic Cell Array)构造、SDRAM工艺，个中LCA由三类可编程单元组成。
(1)可配置逻辑块(CLB，Configurable Logic Block)：被称为核心阵列，是实现自定义逻辑功能的基本单元，散布于全体芯片;
(2)输入/输出模块(IOB，Input/Output Block)：排列于芯片四周，为内部逻辑与器件封装引脚之间供应可编程接口;
(3)可编程互连资源(PI，Programmable Interconnect)：包括不同长度的连线线段及连接开关，其功能是将各个可编程逻辑块或I/O块连接起来以构成特定电路。
环球生产FPGA的厂家很多，但影响力最大的是Xilinx公司和Altera公司，天下上第一片FPGA是在20世纪80年代中期Xilinx公司率先推出的。不同厂家生产的FPGA在可编程逻辑块的规模、内部互连线构造及所采取的可编程元件上存在较大差异，实际利用时应把稳区分。
FPGA设计运用及优化策略
1.FPGA设计层次剖析
FPGA设计包括描述层次及描述领域两方面内容。常日设计描述分为6个抽象层次，从高到低依次为：系统层、算法层、寄存器传输层、逻辑层、电路层和版图层。对每一层又分别有三种不同领域的描述：行为域描述、构造域描述和物理域描述。
系统层是系统最高层次的抽象描述，针对付电子系统整体性能。算法层又称为行为层，它是在系统级性能剖析和构造划分后对每个模块的功能描述。算法层所描述的功能、行为终极要用数字电路来实现。而数字电路实质上可视为由寄存器和组合逻辑电路组成，个中寄存器卖力旗子暗记存储，组合逻辑电路卖力旗子暗记传输。寄存器传输层描述正是从旗子暗记存储、传输的角度去描述全体系统。寄存器和组合逻辑实质上是由逻辑门构成，逻辑层正是从逻辑门组合及连接角度去描述全体系统。
FPGA各个描述层次及综合技能关系如图1所示。传统的综合工具是将寄存器传输级(RTL)的描述转化为门级描述。随着以行为设计为紧张标志的新一代系统设计理论的不断成熟，能够将系统行为级描述转化为RTL描述的高层次综合技能不断呈现。
作为当代集成电路设计的重点与热点，FPGA设计一样平常采取自顶向下、由粗到细、逐步求精的方法。设计最顶层是指系统的整体哀求，最下层是指详细的逻辑电路实现。自顶向下是将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大则进一步分解为更小的子系统和模块，层层分解，直至全体系统中各子模块关系合理、便于设计实现为止。
2.VHDL在FPGA设计中的运用
集成电路设计规模及繁芜度不断增大，用传统事理图方法进行系统级芯片设计已不能知足设计哀求，而硬件描述措辞(HDL，Hardware Description Language)在进行大规模数字系统设计时具有诸多上风，因此利用硬件描述措辞进行系统行为级设计已成为FPGA与ASIC设计的主流。目前最盛行、最具代表性的硬件描述措辞是美国国防部(DOD)开拓的VHDL(VHSIC Hardware Description Language)和GDA(Gateway Design Automation)公司开拓的Verilog HDL。
VHSIC代表Very High Speed Integrated Circuit，因此VHDL即甚高速集成电路硬件描述措辞。VHDL语法严格，1987年即成为IEEE标准，即IEEE STD 1076-1987，1993年进一步修订成为IEEE STD 1076-1993。
VHDL作为IEEE标准，已得到浩瀚EDA公司支持，其紧张优点有：
● 描述能力强，支持系统行为级、寄存器传输级和门级三个层次设计;
● 可读性好、移植性强，其源文件既是程序又是文档，便于复用和互换;
● 支持自顶向下的设计和基于库(Library-based)的设计;
● 支持同步、异步及随机电路的设计;
● 与工艺无关，生命周期长。
VHDL措辞紧张运用在行为层和寄存器传输层，这两层可充分发挥出VHDL面向高层的上风。利用VHDL实现数字电路的本色是利用综合工具将高层次描述转化为低层次门级描述，个中综合可分为三个层次：高层次综合(High-Level Synthesis)、逻辑综合(Logic Synthesis)和版图综合(Layout Synthesis)。
3.基于VHDL的FPGA系统行为级设计FPGA设计运用及优化策略
1.FPGA设计层次剖析
FPGA设计包括描述层次及描述领域两方面内容。常日设计描述分为6个抽象层次，从高到低依次为：系统层、算法层、寄存器传输层、逻辑层、电路层和版图层。对每一层又分别有三种不同领域的描述：行为域描述、构造域描述和物理域描述。
系统层是系统最高层次的抽象描述，针对付电子系统整体性能。算法层又称为行为层，它是在系统级性能剖析和构造划分后对每个模块的功能描述。算法层所描述的功能、行为终极要用数字电路来实现。而数字电路实质上可视为由寄存器和组合逻辑电路组成，个中寄存器卖力旗子暗记存储，组合逻辑电路卖力旗子暗记传输。寄存器传输层描述正是从旗子暗记存储、传输的角度去描述全体系统。寄存器和组合逻辑实质上是由逻辑门构成，逻辑层正是从逻辑门组合及连接角度去描述全体系统。
FPGA各个描述层次及综合技能关系如图1所示。传统的综合工具是将寄存器传输级(RTL)的描述转化为门级描述。随着以行为设计为紧张标志的新一代系统设计理论的不断成熟，能够将系统行为级描述转化为RTL描述的高层次综合技能不断呈现。
作为当代集成电路设计的重点与热点，FPGA设计一样平常采取自顶向下、由粗到细、逐步求精的方法。设计最顶层是指系统的整体哀求，最下层是指详细的逻辑电路实现。自顶向下是将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大则进一步分解为更小的子系统和模块，层层分解，直至全体系统中各子模块关系合理、便于设计实现为止。
2.VHDL在FPGA设计中的运用
集成电路设计规模及繁芜度不断增大，用传统事理图方法进行系统级芯片设计已不能知足设计哀求，而硬件描述措辞(HDL，Hardware Description Language)在进行大规模数字系统设计时具有诸多上风，因此利用硬件描述措辞进行系统行为级设计已成为FPGA与ASIC设计的主流。目前最盛行、最具代表性的硬件描述措辞是美国国防部(DOD)开拓的VHDL(VHSIC Hardware Description Language)和GDA(Gateway Design Automation)公司开拓的Verilog HDL。
VHSIC代表Very High Speed Integrated Circuit，因此VHDL即甚高速集成电路硬件描述措辞。VHDL语法严格，1987年即成为IEEE标准，即IEEE STD 1076-1987，1993年进一步修订成为IEEE STD 1076-1993。
VHDL作为IEEE标准，已得到浩瀚EDA公司支持，其紧张优点有：
● 描述能力强，支持系统行为级、寄存器传输级和门级三个层次设计;
● 可读性好、移植性强，其源文件既是程序又是文档，便于复用和互换;
● 支持自顶向下的设计和基于库(Library-based)的设计;
● 支持同步、异步及随机电路的设计;
● 与工艺无关，生命周期长。
VHDL措辞紧张运用在行为层和寄存器传输层，这两层可充分发挥出VHDL面向高层的上风。利用VHDL实现数字电路的本色是利用综合工具将高层次描述转化为低层次门级描述，个中综合可分为三个层次：高层次综合(High-Level Synthesis)、逻辑综合(Logic Synthesis)和版图综合(Layout Synthesis)。
详细包括以下主要环节：设计输入(Design Entry)、设计综合(Design Synthesis)、设计约束(Design Constraints)、设计实现(Design Implement)、设计仿真(Design Simulation)和器件编程(Device Programming)。
设计输入紧张采取HDL(硬件描述措辞)、ECS(Engineering Schematic Capture，事理图编辑器)和FSM(Finite State Machine，有限状态机);
设计综合便是依据逻辑设计描述和约束条件，利用开拓工具进行优化处理，将HDL文件转变为硬件电路实现方案，其本色便是优化设计目标的过程;
设计约束紧张包括设计规则约束、韶光约束、面积约束三种，常日韶光约束的优先级高于面积约束;
设计实现对付FPGA分为编译方案、布局布线(PAR，Place And Route)、程序比特流文件产生;对付CPLD则是编译、配置、比特流文件产生;
设计仿真分为功能仿真和时序时延仿真。功能仿真在设计输入之后、综合之提高行，只进行功能验证，又称为前仿真。时序时延仿真在综合和布局布线之后进行，能够得到目标器件的详细时序时延信息，又称为后仿真;
器件编程是指在功能仿真与时序时延仿真精确的条件下，将综合后形成的位流编程下载到详细的FPGA/CPLD芯片中，又称芯片配置。FPGA/CPLD编程下载常日可利用JTAG编程器、PROM文件格式器和硬件调试器三种办法，个中JTAG(Joint Test Action Group，联合测试行动组)是工业标准的IEEE 1149.1边界扫描测试的访问接口，用作编程功能可省去专用的编程接口，减少系统引出线，有利于各可编程逻辑器件编程接口的统一，因此运用广泛。
4.FPGA设计优化及方案改进
在FPGA设计中，必须首先明确HDL源代码编写非常主要;不同综合工具包含的综合子集不同致使有些HDL语句在某些综合工具中不能综合;同一逻辑功能可用不同HDL语句进行描述，但占用资源却可能差别很大。同时应该深刻理解并发性是硬件描述措辞与普通高等措辞的根本差异，因而设计硬件电路不能受传统顺序实行思维的束缚。
此外，我们应该清楚速率优化与面积优化在FPGA设计中霸占主要地位。对付大多数数字系统设计而言，速率常常是第一哀求，但FPGA构造特性、综合工具性能、系统电路构成、PCB制版情形及HDL代码表述都会对事情速率产生主要影响。我们通过在电路构造设计中采取流水线设计、寄存器配平、关键路径法可以进行速率优化。
(1)流水线设计
流水线(Pipelining)技能在速率优化中相称盛行，它能显著提高系统设计的运行速率上限，在当代微处理器、数字旗子暗记处理器、MCU单片机、高速数字系统设计中都离不开流水线技能。图4与图5是流水线设计的范例图示，个中图4未利用流水线设计，图5采取了2级流水线设计，在设计中将延时较大的组合逻辑块切割成两块延时大致相等的组合逻辑块，并在这两个逻辑块中插入了触发器，即知足以下关系式：Ta=T1+T2，T1≈T2。通过剖析可知，图4中Fmax≈1/Ta;图5中流水线第1级最高事情频率Fmax1≈1/T1，流水线第2级最高事情频率Fmax2≈1/T2≈1/T1，总设计最高频率为Fmax≈Fmax1≈Fmax2≈1/T1，因此图5设计速率较图4提升了近一倍。
(2)寄存器配平(Register Balancing)
寄存器配平是通过配平寄存器之间的组合延时逻辑块来实现速率优化，两个组合逻辑块延时差别过大，导致设计总体事情频率Fmax取决于T1，即最大的延时模块，从而使设计整体性能受限。通过对图7设计进行改进，将延时较大的组合逻辑1的部分逻辑转移到组合逻辑2中，成为图8构造，以减小延时T1，使t1≈t2，且知足T1+T2=t1+t2。寄存器配平后的图8构造中Fmax≈1/t1>1/T1，从而提高了设计速率。
(3)关键路径法
关键路径是指设计中从输入到输出经由的延时最长的逻辑路径，优化关键路径是提高设计事情速率的有效方法。图9中Td1>Td2，Td1>Td3，关键路径为延时Td1的模块，由于从输入到输出的延时取决于延时最长路径，而与其他延时较小的路径无关，因此减少Td1则能改进输入到输出的总延时。
在优化设计过程中关键路径法可反复利用，直到不可能减少关键路径延时为止。许多EDA开拓工具都供应时序剖析器可以帮助找到延时最长的关键路径，以便设计者改进设计。对付构造固定的设计，关键路径法是进行速率优化的首选方法，可与其他方法合营利用。
在FPGA设计中，面积优化本色上便是资源利用优化，面积优化有多种实现方法，诸如资源共享、逻辑优化、串行化，个中资源共享利用较多，下面举例解释。
在利用FPGA设计数字系统时常常碰着同一模块须要反复被调用，例如多位乘法器、快速进位加法器等算术模块，它们占用芯片资源很多，使系统本钱及器件功耗大幅上升，因而利用资源共享技能能够显著优化资源。图10和图11是资源共享的一个范例实例，由图可见利用资源共享技能节省了一个多位乘法器，从而达到减少资源花费、优化面积的目的。 末了针对FPGA的设计实现提出一些改进方案，FPGA实现分为编译方案、布局布线(PAR，Place And Route)、程序比特流文件天生三个阶段，当设计不知足性能指标或不能完备布线时，可进行以下改进事情：
● 利用定时约束(Timing Constraints);
● 增大布局布线级别(PAR Effort);
● 对关键通路(Critical Paths)的数字逻辑重新设计;
● 运行重布线(Re-entrant Routing);
● 运行MPPR(Multi-Pass Place & Route，多通路布局布线);
● 运行平面布局(Floorplan)查看布局图及连通性。
下面重点先容Re-entrant Routing与MPPR，它们都可改进布局布线结果，提高系统性能。个中Re-entrant Routing是指已运行过PAR后再次运行PAR，但跳过布局过程直接进行布线，如图12所示。MPPR则是根据不同功耗表(Cost tables)来运行PAR多次，通过对每一个PAR迭代评分来确定最好路径并保留，个中评分依据是未布线的连线个数、连线延迟与时序约束。
结束语
当今社会，集成电路家当已成为高技能家当群的核心计策家当，已逐渐蜕变为设计、制造、封装、测试折衷发展的家当构造，它正进入以知识产权为创新核心的新期间。这标志着集成电路家当的竞争已由技能竞争、成本竞争进入到智力和知识产权竞争的高等阶段。
FPGA在集成电路设计运用中霸占主要地位，现场可编程性是FPGA最突出的优点。用户通过利用强大的开拓工具，能在最短韶光内对FPGA内部逻辑进行反复设计及修正，直至满意为止，这大大缩短了产品设计开拓周期，提高了终极产品性能。因而FPGA以其独占的技能上风在电子设计领域得到越来越广泛的运用。随着科学发展及工艺进步，作为重中之重的集成电路设计业必将碰着更大的寻衅及发展机遇。
