首页 » 智能 » 芯片制程节点命名为什么变得这么复杂?_节点_英特尔

芯片制程节点命名为什么变得这么复杂?_节点_英特尔

少女玫瑰心 2025-01-14 07:16:19 0

扫一扫用手机浏览

文章目录 [+]

芯片行业常常谈论制程节点,随着英特尔的10nm制程节点走向生产,网友们环绕这个问题的对话越来越激烈,对付台积电和三星是否比英特尔拥有制造上风网友们也争执不一。

制程节点常日以数字命名,后跟纳米的缩写:32nm、22nm、14nm等。
CPU的任何特性与制程节点名称之间没有固定的、客不雅观的关系。
但现在的情形并非总是如此了。
从大约20世纪60年代到90年代末,节点是根据它们的栅极长度的长度命名的。
来自IEEE的图表显示了以下关系:

芯片制程节点命名为什么变得这么复杂?_节点_英特尔 芯片制程节点命名为什么变得这么复杂?_节点_英特尔 智能

很长一段韶光,栅极长度(晶体管栅极的长度)和半节距(芯片上两个相同特性之间的间隔的一半)与过程节点名称匹配,但末了一次匹配是1997年。
半节距在前几代CPU中一贯与节点名匹配,但在之后任何实际都不再与之干系。
事实上,很长一段韶光以来,处理器节点的几何比例实际上与空想的进化曲线已经不再匹配缩放了,见下图:

芯片制程节点命名为什么变得这么复杂?_节点_英特尔 芯片制程节点命名为什么变得这么复杂?_节点_英特尔 智能
(图片来自网络侵删)

上图:理论上的制程节点在2015年会达到1纳米(红线)。
蓝色星代表半节距,绿色星代表栅极长度。

如果我们能够达到理论哀求来保持节点名称和实际特性大小的同步,那么六年前我们的生产制程节点就已经降到了1nm以下。

现在我们看到用来表示每个新节点的数字只是芯片公司选择的数字。
早在2010年,ITRS(稍后会有更多的先容)就将在每个节点上转储的技能称为“等效缩放”。
当我们靠近纳米尺度的末端时,公司可能会开始利用埃米尺度而不是纳米尺度,而芯片行业早期,更常见的情形因此微米为单位的工艺节点,而不是纳米,例如,0.18微米或0.13微米,而不是180纳米或130纳米。

市场如何改变了节点规则

半导系统编制造涉及大量的成本支出和大量的长期研究。
从一种新的技能方法被引入到大规模的商业制造之间的均匀韶光大约是10-15年。
几十年前,半导体行业认识到,如果有一个通用的节点引入路线图,以及这些节点所针对的特性尺寸,那么这将对行业每个人都有好处。
这将许可将新节点推向市场时所须要的所有行业能够结合起来进行广泛、同时的开拓。
多年来,ITRS(国际半导体技能路线图)——发布了该行业的通用路线图。
这些路线图长达15年,为半导体市场设定了总体目标。

上图:线路图,维基百科图片。

ITRS于1998-2015年出版。
2013-2014年,ITRS升级为ITRS 2.0,但很快就认识到其任务范围——“为大学、协会和行业研究职员供应未来的紧张参考,以刺激半导体各个技能领域的创新”,为了能极大地扩大其覆盖范围。
ITRS改组为新的组织,名为IRDS(设备和系统的国际路线图),其任务范围更大,涵盖了更广泛的技能。

这一范围和焦点的转变反响了芯片制造业正在发生的事情。
我们停滞将栅极长度或半节距与节点大小绑定的缘故原由是它们要么已经停滞缩放,要么已经开始变缓慢地缩放。
作为替代方案,芯片公司已经集成了各种新技能和制造方法,以许可连续扩展节点。
在40/45nm,像GF和TSMC这样的公司引入了浸入式光刻技能。
在32nm处引入了双模式。
gate last manufacturing的特点是28纳米。
Intel在22nm和14/16nm节点上引入了鳍式场效应晶体管FinFETs,而业内其他公司也引入了FinFETs。

芯片公司有时会在不同的韶光引入特性和功能。
AMD和台积电推出了40/45nm的浸入式光刻技能,但英特尔一贯等到32nm才采取这一技能,首先选择推出双模式。
环球芯片铸造厂和台积电开始采取32/28nm的双模式。
台积电采取28纳米的闸极构造,而三星和GF则采取栅极优先技能。
但是,随着制程进展的放缓,我们看到芯片公司更加看重市场营销,更多的因此定义“节点”的办法来宣扬自己,而不是在物理栅极长度上。
像三星这样的公司常日会推出数字上处于领先地位的节点。

上图:每个制程节点都会有升级的空间,但已经不是按照摩尔定律来了,也便是网友所说的挤牙膏。

虽然现在节点名称与任何特定的特性大小无关,并且一些特性已经停滞了扩展,但半导系统编制造商仍在探求提高关键指标的方法。
这是真正的工程改进。
但是,由于现在的上风很难实现,而且须要更长的韶光更高的代价来发展,芯片公司正在更多地考试测验所谓的改进。
例如,三星支配的节点名称比以前多得多。
这便是市场营销。

为什么人们声称英特尔10nm和台积电/三星7nm是等效的?

由于英特尔10nm制程的制造参数非常靠近台积电和三星所利用的7nm制程值。
下面的图表来自维基芯片,它结合了英特尔10nm节点的已知功能尺寸和台积电和三星7nm节点的已知功能尺寸。
如你所见,它们非常相似:

(由ET天生的图像,由wikichip的数据编译而成)

表格可以看到,14nm/10nm那两列显示了每个公司从其前一个节点向下扩展特定功能的程度。
英特尔和三星的最小栅极间距比台积电要紧,但台积电的高密度SRAM点距比英特尔的要小,这很反响了台积电可以知足不同客户的需求。
与此同时,三星的点距乃至比台积电要小。
不过,总体而言,英特尔的10nm制程节点触及了许多关键指标,但在台积电和三星方面都称之为7nm。

由于特定的设计目标,单个芯片仍旧具有偏离这些尺寸的特性。
制造商供应的关于这些数字的信息是针对给定节点上的范例功能的预期实现,不一定与任何特定芯片完备匹配。

有人质疑英特尔的10nm+工艺(用于icelake冰湖)和这些数据有些差异(可能上面表格这些数据是Cannon Lake的)。
诚然,英特尔10nm节点的预期规格可能略有变革,但14nm+也是从14nm变革过来的。
英特尔已经表示,它仍旧将10nm的比例因子定为2.7x,而不是14nm,因此我们将暂缓任何关于10nm+可能略有不同的预测。

结束语

理解新流程节点含义的最佳方法是将其视为一个总的概括术语。
当一个铸造厂评论辩论推出一个新的工艺节点时,他们所说的归结为:

“我们创造了一种新的制造工艺,具有更小的特点和更严格的公差。
为了实现这一目标,我们整合了新的制造技能。
我们将这组新的制造技能称为流程节点,由于我们须要一个能够差异以往的术语用词,这个术语用词能够清楚表达我们得到的进步和改进能力的观点。

以是涌现了14nm,12nm,11nm,10nm,8nm这些不复合摩尔定律但却知足行业利用哀求的的术语名词。
芯片制程节点命名就变得繁芜起来,归根结底还是芯片厂家的商业考量。

相关文章