每一次科技变革，都是对整体家当链的颠覆与重构。
如果说是由于人类史上的第三次革命造就了我们现在的生活；
那么对付第三次革命的核心——半导体家当而言：变革还在连续，且将不断持续下去。
图片来自：运用材料(AMAT.US)古迹会纪要
或许，在之前的几十年间：
半导体PPACt（晶片功率、效能、单位面积本钱及上市韶光）路线图一贯是通过2D平面缩小和单片半导体集成实现的，并且节奏相比拟较固定。
在此期间，半导体封装常日被视为该行业中低代价部分;它的紧张功能是保护芯片并能够将芯片连接到印刷电路板(PCB)，然后在PCB板上完成各芯片和各模块之间的电源和旗子暗记连接。
当时间跨入2016年往后，变革加速了：
“巨大化”芯片或将打通中国芯片技能新赛道
半导体从业者无论是在各种各样的行业新闻中或是我的文章中，该当都可以看出：
从晶圆代工厂到封装厂再到IC设计公司和系统厂商，都开始将前辈封伪装为延续摩尔定律的一个打破口。
随着打算从个人电脑到移动设备的发展，又到如今的人工智能时期，封装的浸染发生了巨大变革。
前辈封伪装为晶圆制造的后道工序，在持续压缩芯片体积，提高加工效率，提升设计效率和降落本钱上不断发挥主要浸染。
比较于传统封装，前辈封装具有提升芯片功能密度，缩短互联长度和进行系统重构三大功能。
来自abbrevaitionfinder
这个中，RDL（Re-distributed layer，重布线层）技能的利用功不可没。
RDL（ReDistribution Layer）重布线层，起着XY平面电气延伸和互联的浸染。
来自于《SiP与前辈封装技能》
在芯片设计和制造时，IO Pad一样平常分布在芯片的边沿或者四周：
IO pad是一个芯片管脚处理模块，即可以将芯片管脚的旗子暗记经由处理送给芯片内部，又可以将芯片内部输出的旗子暗记经由处理送到芯片管脚。
这对付Bond Wire工艺来说自然很方便，但对付Flip Chip来说就有些勉为其难了。
因此，RDL就成为了此时的关键钥匙：
在晶元表面沉积金属层和相应的介质层，并形成金属布线，对IO端口进行重新布局，将其布局到新的、占位更为宽松的区域，并形成面阵列排布。
来自于台积电官网（CoWos-R)示意图
在前辈封装的FIWLP（Fan-InWaferLevel Package) 、FOWLP（ Fan-Out WaferLevel Package) 中：
RDL是最为关键的技能。
也正是这项技能的兴起，使得封装厂得以在扇出型封装技能上与晶圆厂一较高下。
通过RDL将IOPad进行FIWLP或者FOWLP，形身分歧类型的晶圆级封装。
在FIWLP中：bump全部长在die上，而die和pad的连接紧张便是靠RDL的metal line，封装后的IC险些和die面积靠近。Fan-out，bump可以长到die表面，封装后IC也较die面历年夜（1.2倍）。FOWLP是：先将die从晶圆上切割下来，颠倒粘在载板上（Carrier）。此时载板和die粘合起来形成了一个新的wafer，叫做重组晶圆（Reconstituted Wafer）；在重组晶圆中，再曝光长RDL。
特殊是在2.5D前辈封装中，除了硅基板上的TSV，RDL同样不可或缺：
来自台积电的InFO（集成扇出）晶圆级封装
以台积电的2.5D前辈封装的代表InFO为例：
InFO 在载体上利用（单个或多个）裸片，随后将这些裸片嵌入molding compound的重构晶圆中。随后在晶圆上制造 RDL 互连和介电层，这是“chip first”的工艺流程。单die InFO 供应了高凸点数选项，RDL 线从芯片区域向外延伸——即“扇出”拓扑。
讲到这，我们也该当也对RDL技能有了一定的理解。
放眼未来：
RDL工艺的涌现和演化也和TSV等前辈封装其他工艺一样，是一个不断演化与进化的过程。
但，当下可知的是：
RDL工艺的出身，已经为前辈封装中的异质集成供应了操作上的根本。
本次的RDL工艺我们就先讲到这儿~
想理解更多数导体行业动态，请您持续关注我们。
奇普乐®️将在每周，禁绝时更新~
末了的末了，借用马卡连柯的名言：
纵然是最好的儿童，如果生活在组织不好的集体里，也会很快变成一群小野兽。
愿每一位半导体从业者可以——
匆匆领悟，常发展！
