高通公司申请多管芯集成电路封装及相关制造方法专利节省封装面积_暗记_旗子

专利择要显示，用于支持较高连接密度的多管芯(多‑管芯)集成电路(IC)封装以及干系制造方法。
该多管芯IC封装包括供应于彼此高下堆叠以节省封装面积的相应管芯封装中的拆分式管芯。
为了支持旗子暗记路由，包括延伸穿过该管芯封装的贯穿封装旗子暗记路由，每个管芯封装包括临近它们相应管芯设置并耦合到该封装基板中的相应封装基板(以及内插器基板，如果供应的话)的竖直互连件。
以此办法，作为示例，不须要在多管芯IC封装中制造延伸穿过管芯自身以供应相应管芯封装之间的旗子暗记路由的穿硅过孔(TSV)。
在另一示例中，在堆叠的管芯封装的相邻内插器基板之间产生的空间(当通过互连凸块彼此隔开时)供应用于热耗散的区域。

本文源自金融界