半导体的火热，让大家对半导体家当的关注度空前提高，无论是晶圆厂、芯片设计公司、封测厂，都进入了大家所关注的范围。本文作者从工程师的角度，给大家讲述作者对中国大陆和台湾两家领头晶圆厂SMIC和TSMC事情的评价，希望能够给大家一些启示：
SMIC工程师眼里的晶圆代工厂事情
最近有不少的弟兄谈到半导体行业，以及 SMIC等企业的干系信息。在许多弟兄迈进或者想要迈进这个行业之前，我想有许多知识和信息还是须要理解的。
正在半导系统编制造业刚刚全面兴起的时候，我加入了 SMIC，在它的 Fab 里做了四年多。历经SMIC 生产线建立的全部过程，认识了许许多多的朋友，也和许许多多不同类型的客户打过交道。也算有一些小小的履历。就着事情的间隙，把这些东西逐步的写出来和大家共享。
从什么地方开始讲呢？就从家当链开始吧。有需求就有生产就有市场。
市场需求（或者潜在的市场需求）的变革是非常快的，尤其是消费类电子产品。这类产品不同于 DRAM，在市场上总是会有大量的需求。也正是这种变革多真个市场需求，催生了两个种特殊的半导体行业——Fab 和 Fab Less Design House。
我这一系列的帖子紧张会讲 Fab，但是在一开头会让大家对 Fab 周围的东西有个基本的理解。像 Intel、Toshiba 这样的公司，它既有 Design 的部分，也有生产的部分。这样的庞然大物在半导体界拥有极强的实力。同样，像SK海力士这样，专注于 DRAM 的公司，活得也很滋润津润。至于韩国三星那是个什么都搞的怪物。这些公司，他们常日都有自己的设计部门，自己生产自己的产品。有些业界人士把这一类的企业称之为 IDM。
但是随着技能的发展，要把更多的晶体管集成到更小的 Chip 上去，Silicon Process 的前期投资变得非常的大。一条 8 英寸的生产线，须要投资 7~8 亿美金；而一条 12 英寸的生产线，须要的投资达 12~15 亿美金。能够包袱这样投资的全天下来看也没有几家企业，这样一来就限定了芯片行业的发展。准入的高门槛，使许多试图进入设计行业的人望洋兴叹。
这个时候台湾半导体教父张忠谋首创了一个新的行业——foundry。他离开 TI，在台湾创立了TSMC，TSMC 不做 Design，它只为做 Design 的人生产 Wafer。这样，门槛一下子就降落了。随便几个小朋友，只要融到少量成本，就能够把自己的设计变成产品，如果市场还认可这些产品，那么他们就发达了。
同一时期，台湾的联华电子也加入了这个行当，这便是我们所称的 UMC，他们的老大是曹兴诚。——题外话，老曹对七下泰西的郑和非常钦佩，以是在苏州的 UMC 友好厂（明眼人一看就知道是 UMC 在大陆偷跑）就起名字为“和舰科技”，而且把厂区的建筑造的非常有个性，就像一群将要启航的战船。
----想到哪里就说到哪里，大家不要见怪。
在 TSMC 和 UMC 的扶植下，Fab Less Design House 的发展是非常可不雅观的。从 UMC 等分离出去的一个小小的 Design Group 成为了著名的“股神”联发科。当年它的 VCD/DVD 干系芯片红透全天下，股票也涨得令人难以置信。
我认识一个台湾人的老婆，在联发科做 Support事情，靠它的股票在短短的四年内赚了 2 亿台币，从此就再也不上班了。
FabLess Design House 的成功让很多的人大跌眼镜。确实，单独坚持 Fab 的本钱太高了，以是很多公司就把自己的 Fab 剥离出去，单独来做 Design。
Foundry 专注于 Wafer 的生产，而 Fab Less Design House 专注于 Chip 的设计，这便是分工。大家都不能坏了行规。如果 Fab LessDesign House 以为自己太牛了，想要自建 Fab 光降盆自己的 Chip，那会遭到 Foundry 的抵制，像 UMC 就利用专利等方法强行收购了一家Fab Less Design House 辛辛劳苦建立起来的 Fab。
而如果 Foundry 自己去做 Design，那么 Fabless Design House 就会心存迷惑——究竟自己的Pattern Design 会不会被对方盗取利用？结果导致 Foundry 的吸引力降落，在家当低潮的时候就会被 Fab LessDesign House 抛弃。
总体来讲， Fabless Design House 站在这个家当链的最高端，它们拥有利润的最大头，它们投入小，风险高，收益大。
其次是 Foundry (Fab)，它们总能拥有可不雅观的利润，它们投入大，风险小，受益中等。
再次是封装测试（Package&Testing），它们投入中等，风险小，收益较少。
当然，这里面没有记入流利领域的分销商。事实上分销商的收益和投入是无法想象和计量的。我认识一个分销商，他曾经把 MP3 卖到了 50%的利润，但也有血本无归的时候。以是DesignHouse 是“三年不开张，开张吃三年。”而 Fab 和封装测试则是赚个苦力钱。
对付 Fab 来讲，同样是 0.18um 的 8 英寸 Wafer，价格差不多，顶多根据不同的 Metal 层数来算钱，到了封装测试那里会按照封装所用的模式和脚数来算钱。这样 Fab 卖 1200 美元的Wafer被 Designer 拿去之后，实际上卖多少钱就与 Fab 它们没有关系了，大概是 10000 美元，乃至更高。但如果市场不买账，那么 DesignHouse 可能就直接塌台了，由于它的钱可能只够到 Fab去流几个 Lot 的。我的前老板曾经在台湾 TSMC 欠妥心 MO，结果跑去世掉一批货，结果导致一家Design House倒闭。题外话——Fab的小弟小妹看到动感地带的广告都气坏了.
什么“没事 MO 一下”，这不找抽吗？没事 MO（Miss Operation）一下，一批货 25 片丢失两万多美元，奖金扣光光，然后被 fire。
在 SMIC，我带的一个工程师 MO，结果导致一家海龟的 Design House 直接关门放狗。这个小子很不爽的跳槽去了一家封装厂，现在混得也还好。
以是现在大家对 Fab 的定位该当是比较清楚的了。
Fab 有过一段黄金期间，那是在上个世纪九十年代末。TSMC 干四年的普通工程师一年的股票收益相称于 100 个月的人为（本薪），而且时时时的公司就广播，“总经理感谢大家的努力事情，这个月加发一个月的薪水。”
但是过了 2001 年，也便是 SMIC 等在大陆开始量产以来，受到压价竞争以及市场不景气的影响，Fab 的好光阴就一去不复返了。高昂的建厂用度，高昂的本钱折旧，导致连 SMIC这样产能利用率高达 90%的 Fab 还是赔钱。这样一来，股票的价格也就一落千丈，实在不只是 SMIC，像 TSMC、UMC 的股票价格也大幅下滑。
但是已经折旧折完的 Fab 就过得很滋润津润，比如前辈（ASMC），它是一个 5 英寸、6 英寸的 Fab，折旧早完了，造多少赚多少，只要不去盖新厂，大家分分利润，日子过的好快活。
以是按照目前中国大陆这边的状况，基本所有的 Fab 都在盖新厂，这样的结论便是：很长的一段韶光内，Fab 不会赢利，Fab 的股票不会大涨，Fab 的工程师不会有过高的收入。
虽然一贯在亏本，但是由于亏本的缘故原由紧张是折旧，以是 Fab 总能保持正的现金流。而且正很多。以是结论是：Fab 赔钱，但绝对不会倒闭。如果你去 Fab 事情，就不必担心由于工厂倒闭而失落业。
下面讲讲 Fab 对人才的需求状况
Fab 是一种对各种人才都有需求的东西。无论文理工，基本上都可以再 Fab 里找到职位。乃至学医的 MM 都在 SMIC 找到了厂医的位置。良久以前有一个 TSMC 工程师的帖子，他说 Fab 对人才的吸纳是全方位的。（当然坏处也便是很多人才的埋没。）有兴趣的网友可以去找来看看。
一样平常来讲，文科的毕业生可以申请 Fab 厂的 HR，法务，文秘，财会，进出口，采购，公关之类的职位。但是由于是 Support 部门这些位置的薪水一样平常不太好。那也有些厉害的MM 选择做客户工程师（CE）的，某些 MM 居然还能做成制程工程师，真是佩服啊佩服。
理工科的毕业生选择范围比较广：
打算机、信息类的毕业生可以选择作 IT，在 Fab 厂能够学到一流的 CIM 技能，但是由于不受重视，很多人学了本事就走人先了。
工程类的毕业生做设备(EE)的居多，一样平常而言，做设备不是长久之计。可以选择做几年设备之后转制程，或者去做厂商（vendor），钱会比较多。当然，也有少数人一贯做设备也发展得不错。比较不建议去做厂务。
材料、物理类的毕业生做制程(PE)的比较多，如果碰着老板不错的话，制程倒是可以常做的，挺两年，下面有了小弟小妹就不用常常进 Fab 了。如果做的不爽，可以转 PIE 或者TD，或者厂商也可以，这个钱也比较多。
电子类的毕业生选择做制程整合，也便是 Integration（PIE）得比较多，这个是在 Fab里主导的部门，但如果一开始没有履历的话，随意马虎被 PE 忽悠。以是如果没有履历就去做 PIE的话，一定要随着一个有履历的 PIE，不要管他是不是学历比你低。
所有硕士或者以上的毕业生，只管即便申请 TD 的职位，TD 的职位比较少做杂七杂八的事情。但是在事情中须要发挥主动性，不然会学不到东西，也随意马虎被 PIE 之类的人骂。
将来有兴趣去做封装、测试的人可以选择去做产品工程师（PDE）。
有兴趣向 Design 转型的人可以选择去做 PIE 或者 PDE。
喜好和客户打交道的人可以选择去做客户工程师 CE，这个位置要和 PIE 搞好关系，他们的Support 是关键。
有虐待别人方向，喜好看着他人无助神色的人可以考虑去做 QE。QE 的弟兄把PIE/PE/EE/TD/PDE之类的放挺切实其实太随意马虎了。
下面分部门大略先容一下 Fab 的工种
Fab 中 PIE 要略微比 PE 和 EE 好一些，相对进 fab 的机会要少。
PIE 紧张的事情有很多，但总而言之是和产品密切干系的。SMIC 上海厂有 DRAM 和Logic 两种截然不同的产品，相应的 PIE 职责也有差异。
Memory PIE（基本都在一厂）常日是分段管理，一样平常是有人负Isolation(FOX/STI)，有人卖力 Capacitance，有人卖力 Transistor，有人卖力后段 Interconnect。总体分工比较明确，少数资深的工程师会卖力全段的制程。Memory 的产品常日种类较少，总量较大，比较少有新的产品。SMIC 的 Memory 有堆栈型和沟槽型两大类，都在一厂有量产。
Logic PIE（两个厂都有）才是真正意义上的 Fab PIE，一样平常来讲 Fab 要赢利，Logic 的产品一定要起来。Logic PIE 常日会分不同的 Technology 来管理产品，比如0.35umLG/MM/HS；0.18um
LG/MM/HS/SR；0.13um LG/SR 等等。Logic 的产品种类非常多，但每颗的总量一样平常不会太大，如果能够有 1000pcs/月的量，那已经是比较大的客户了。——如果碰着这样的新客户，大家可以去买他的股票，一定可以赢利。
Logic PIE 的紧张事情常日有 Maintain 和 NTO 两大类，前者针对量产的大量产品的良率提高，毛病剖析等。后者紧张是新产品的开拓和量产。详细的事情么，拿 NTO 来讲，有Setup process flow,pirun, fab out report, defect reduction, yield analysis, customer meeting, ......等等。
比较较而言，进 fab 倒不是最紧张的，剖析数据和写报告的事情为主。
偷个
一样平常本科毕业生如果去 MFG 的话会做线上的 Super，带领 Leader 和一群小妹干活。除非你从此不想和技能打交道，否则不要去 MFG。只有想将来做管理的人或者还会有些兴趣，由于各个不同区域的 MFG 都是可以互换的，乃至不同家当的制造管理都是一样的。Fab 的MFG Supper 在封装、测试厂，在 TFT/LCD 厂，在所有的生产制造型企业都可以找到干系得当的位置。和人打交道，这是管理的核心，而在 MFG，最主要的便是和人打交道。你会和 EE 吵架，和 PE 吵架，和 PIE 吵架，被 Q 的人闻讯，可以修理 TD 的弟兄，不过比较会惹不起PC（Production Control）。喜好吵架的弟兄可能会乐此不疲，由于 MFG 和别人吵架基本不会亏损。
在 Fab 里有三个“第一”：安全第一，客户第一，MFG 第一。以是只要和安全以及客户没有关系，MFG 便是最大的，基本可以横着走。PIE 能够和 MFG 抗争的唯一上风，也便是他们可以拿客户来压 MFG。MFG 在奖金等方面说话的声音比较大，一样平常而言，奖金优先发放给 MFG，由于他们最辛劳。MFG 的 Super 须要倒班，做二休二，12 小时 12 小时的轮，在安歇的时候还会被拖过来学习、写报告什么的，以是均匀下来一周事情的韶光至少在 50小时以上。
上白班的还好，但是上晚班的生物钟会被弄的比较乱。MFG 做平日的 Super 会好一些。不建议硕士以及以上学历的弟兄去 MFG。
Module 的工程师紧张分成两大类：制程（工艺）和设备。也便是所谓 PE 和 EE。基本上无论哪个 Module 都会有这样的两类工程师。
设备工程师紧张卖力的是机台的状况，他们要保持机台始终处于比较良好的 Status，从而提高机台的利用率。TSMC 在最忙的时候曾经把机台的利用率提到到了 110%以上，这样就须要缩短机台设计的 PM 韶光，缩短机台的 Monitor 韶光，减小 Down 机的几率。这样设备工程师的压力就很大。设备工程师的 On Call 常日便是来自于此。如果大家都是混得比较资深的 EE，那由于晚上都有设备值班，小问题都能够被处理掉，而大问题也没法处理，可以第二天白天来做。但如果是一群没有足够履历的 EE，那么每个人都只能专精几种机台，结果便是碰着不熟习的机台出问题，就只好 Call 人了。
EE 在 Fab 中待的韶光要比 PE 长，有很多 routine 的事情，比如 PM。EE 的问题相对大略，妈的，机台出问题了我就修呗，修不好我就 Call Vendor呗。你制造部不爽那你自己来修。
EE 有很多机会打仗有毒的气体、辐射和化学药品，也随意马虎遭受侵害。Fab 里很多危言耸听传说中的主人公都是 EE。
记住一条 Fab 的铁律，任何不明身份的液体都可以默认为是HF 溶液，千万不要去胡乱摸。此外特殊的区域会有特殊的把稳事变，各自要把稳。
EE 紧张和 PE 以及厂务（FAC）的弟兄打交道。不太会直接面对 PIE 这种 Module 比较讨厌的人物，也和 TD 的弟兄没有什么大的过节。由于是机台的利用者，Vendor 会常常来和EE 搞好关系，如果公司容许，可以有很多的饭局。酒量要磨炼。
EE 的事情很累，但并不很繁芜，如果加入了一个不错的集体，也可以过的很快活。
硕士以及以上学历的弟兄一样平常不会有机会加入 EE 的行列，工科的本科/大专毕业生可以绰绰有余的胜任 EE 的事情。EE 做久了如果没有什么兴趣可以想办法转去做 PE，如果想赢利，做Vendor 也不错。
制程工程师，也便是工艺工程师，也便是 PE。他们紧张卖力 Fab 中各种工艺参数和程式的设定。一个稳定的 Fab 一定须要大量资深的 PE 在。PE 的事情状况和 EE 不同，他们将面对多个部门的压力，MFG 和 PIE 是“压迫”PE 最多的两伙人。而 Q 的弟兄也会让 PE 非常痛楚，时常窜出来搅散的 TD 工程师常常会把 PE 搞得抓狂。然后在 PE 和 EE 之间存在大量的灰色地带，这个事情究竟谁做？双方吵架的机会也是大把大把。
PE 和 Vendor 打交道的机会也比较多，无论是机台的 Vendor 还是 Material 的 Vendor。熟习之后，跳槽出去做 Vendor 的 PE 也不少。常日而言，EE 去做 Vendor 还是修机器，而PE 常常会摇身一变成了 Sales。许多出去买 Material 的 PE 现在富的流油（由于有提成），尤其以卖CMP 研磨液的弟兄为最好，卖靶材和光阻的就差了不少。
PE 也是须要在 Fab 里面常常待的，要 tuning 出好的程式也须要付出很大的代价。以 Diff为例子，每个 run 都要以小时打算，无论是 uniformity、Defect、Quality 都须要被考量，而且末了还要得到 PIE 电性数据的 Support。
Fab 里面出什么问题，MFG 无法界定的时候，第一个关照的便是值班 PE。
每当一个新的制程在开拓的时候，无论是 PIE 主导还是 TD 主导，PE 都累得像条狗一样，操劳过度，而且还要陪着笑脸向制造部的 Leader 借机台，一欠妥心就付出宴客喝水的代价。只有少数资深的 PE 敢于把 PIE 或者 TD 骂一顿然后罚他们自己去借机台的。许多 PRS数据都须要切片，PE 就只好在 FA Lab 陪伴切片的小妹度过一个个不眠之夜——尤其以ETCH 的弟兄最为痛楚，当年的 liaoduan 他们就切片切的昏天黑地。末了怒了，就拿了把西瓜刀去找 PIE 进行黑社会商判，好不容易分了一部分活出去。PE 要值夜班，EE 值班的时候，如果机台没问题就可以眯段韶光，反正半夜也没有老板在。但是机台没有问题不代表 Wafer 没有问题，实际上 Fab 中Wafer 出的问题千奇百怪，匪夷所思。以是 PE 的值班手机从来就不会闲下来，在 Fab 中最忙的值班电话常日是 CMP、YE 和 PHOTO 的值班手机。
什么叫做痛楚，当你作为一个 PE 在 Fab 里接到 YE 的报警电话的时候就会有一种生不如去世的觉得。完了，本日的值班一定没好日子过了……
PE 同样面对 Fab 中的不良环境，以是要把稳身体，在有了小弟小妹之后就只管即便少进 Fab。
转头再讲讲 PIE。表面上看起来，PIE 要比 PE/EE 都快活，他们在 Fab 里事情的绝对韶光要远少于 PE 和 EE。对付 PE 来讲，PIE 切实其实便是最可恶的人之一，整天忽发奇想，给出奇奇怪怪的各项指令，然后还一直的来骚扰自己，要这样做，要那样做，切实其实像一大堆苍蝇。而且自己还不能像对待 TD 一样刀切斧砍的 say no。然后还要看我的 SPC，帮着 Q 这些人来 Review 自己，切实其实讨厌透了。
以是，半夜货出了问题，不管大小，Call 人！
把 PIE 这群鸟人 Call 起来上个厕所。Module 的工程师只是卖力一段的制程，而 PIE 须要对全体制程卖力。很自然的，对付一个详细的制程来讲，PIE 不可能比 PE 更为专业。但是 PIE 的位置决定了他必须要“以己之短，攻敌之长”，和PHOTO 谈论 Shot Dependance，和 ETCH 谈论 Loading Effect，和 CMP谈论 Down Force，……结果导致所有的人都认为：妈的，PIE 什么都不懂。有一些聪明的PIE 就和 PHOTO 工程师讲 DIFF，和 DIFF 工程师讲 ETCH，和 ETCH 的讲 CMP，……结果便是所有的人都对他肃然起敬。
实在，PIE 和 PE 有强烈的依存关系，PIE 面对的人更加多，也更加杂，一个好的 PIE会保护和自己互助的 PE，而一个差劲的 PIE 会在客户来发飚的时候把 PE 推出去当替去世鬼。
PIE 须要 PE 为自己的实验准备程式，调试机台，供应见地……没有 PE 的 Support，PIE 什么也不是。当年 SMIC 一厂著名的 Marvin、Jing 和 Cathy 小姐开拓 0.15um Utrla Low PowerSRAM 的时候，便是由于 IMP 的失落误，导致近一年的开拓韶光被摧残浪费蹂躏了。Marvin、Jing和Cathy 每次提到这段血泪史无不扼腕嗟叹——当年付出的努力：无数次的夜班，电性剖析，切片 FA，Split Run，……通通付诸东流。
PIE 唯一还算的上专业的，便是 WAT 电性，一个好的 PIE 须要对电性的结果非常敏感。
各位所有想要做，或者正要做 PIE 的朋友，请记住一条 PIE 的铁律：“永久不要乱改东西。”只要你记住了这一句话，你就没有白花韶光看这段笔墨。
做 Lot Owner 是件痛楚的事情，由于这一批货物的成败去世活都会和你挂钩，如果是很主要的货，那么晚上被 Call 险些是一定的。有时候你还得半夜等货做实验。提及做实验，就会涉及到Run Card，这是让制造部帮助你不按照正常流程来做实验的东东。开的 Run Card越多，制造部就会越恨你。当年的 Jamin 以 2 年半超过 1000 张 Run Card 成为 MFG 第一“公敌”。实在像 PIE每个人的 Run Card 数目都不少，数百张都是很正常的。
PIE 会直接面对客户。合理帮助你的客户，没准下一份轻松写意收入好的事情你可以在他们那里找到，而且还可以回来 Review Fab。
做的无聊了，PIE 可以转 PDE/TD/CE 等职位，也可以跳槽去做 Foundry Manager，转行做Design 的也有，去 Vendor 那里的机会比较少。
关于 PDE
这是产品工程处的职位。紧张的事情是帮助 Fab 找到 Yield Loss 的紧张方面，帮助 Fab提高Yield。写 Report 是 PDE 最常做的事情。PDE 须要有 EFA 和 PFA 的基本功底，要有对电性等各种数据高度的敏感。好的 PDE 须要在 Integration 先磨炼过一段韶光，熟习 Flow和 Fab 的环境。
Memory 的 PDE 相对好做，利用电性的方法，可以比较随意马虎的定位到 Fail Point，再做FA 剖析。难点在找到问题之后 PIE 的 Yield Improve，但这个因此 PIE 为主去做的。
而 Logic 的 PDE 比较困难，如果碰着不讲理的 PIE，压力就很大。Logic 产品 Yield 上不去，原则上 PIE 只要一句：Product 给点方向。就可以闪人了，痛楚的是 PDE。好在绝大多数 PIE 会卖力到底，但这又带来一个问题。便是 PDE 会被“架空”或者干脆成为了 PIE 切片的小弟。
做 PDE 一定要积极，同时要和 PIE 保持良好的关系，PDE 和 PIE 只有紧密互助，才能把产品弄好。而且当 PDE 不得不面对 Module 工程师的时候，记得找个 PIE 帮你，在 Fab里，他说话比 PDE 管用。
PDE 要面对客户，记住最主要的一点：在没有和 PIE 确认之前，不要对客户乱说话。不然害惨 PIE 也害惨 PDE 自己。
如果将来不想做 PDE 了，可以转行做封装测试，转行做 Design，或者 Foundry manager，或者 foundry 内部的 CE，PIE，TD 等都可以。
一只秒表走天下的 IE
工业企划处的 IE 可以算是 Foundry 中的一个异类，做好了可以直取管理的精髓，做不好，就被无数的 PE/EE 乃至 MFG 看不起。
小时候一定都读过华罗庚先生长西席的《统筹管理》一文（初中教材有记载），IE 做的事情就和这个有关系。
Fab 是一个非常繁芜的流水线，一片 Wafer 从下线到产出须要经由数百道流程和近百种机台。生产步骤之间的整合总体分成两大部分：Process 方面和生产能力方面。前者由我们应明伟大的 PIE 卖力，而后者便是 IE 的事情。
比若说，一个产品出来须要经由 ABC 三个过程，A 过程中利用到的机台均匀日生产能力为 A1，以此类推。原则上讲 A1=B1=C1 才是最佳的组合。IE 的事情之一便是要使 Fab 中各种机台的产能达到平衡，估算各种机台的须要程度，并提出组成方案。
这绝对不是一个大略的活。首先，Fab 不会只跑几种产品，它的产品一贯在改变；其次，机台标称的生产能力不见得和真正的生产能力 Match；第三，各种机台的 Down 机几率不一样，复机所需韶光也不一样；末了，出于 Fab 出货的须要，有些时候须要采取一种特殊的跑货方法，比如说月尾拉货出线，比如说应客户哀求的 Super Hot Run 等等，这些都会大大的滋扰正常的流程。为了得到详细的第一手资料，许多 IE 就跑到 Fab 里，看着 Wafer 的进出，用秒表来掐算韶光。这便是所谓的 “一只秒表走天下”。
类似的还有 MC，他们掌握的紧张是 Fab 利用的 Material，由于 Fab 厂跑的货一贯在变，一旦MC 估测不好——后果很严重，MFG 很生气。
还有 PC，他们的紧张事情是按照 Fab 的产能状况来排货。
这些岗位都属于工程师体例，他们的紧张目的便是让 Fab 能够合理的近乎满负荷的事情。
TD =Technology Develop
为 Fab 的技能开拓部门，常日公司中的 R&D 地位和 Fab 中的 TD 类似。之以是叫“技能发展部”而不叫“研究和开拓部”的缘故原由大概是由于 Fab 搞得 Silicon Process 如果是研究的话，没有哪家公司乐意做，一样平常都是在大学和研究所里面。——一家之言。
对付中芯而言，TD 分为两个，LTD 和 MTD。LTD 紧张是从事逻辑器件的开拓，而 MTD则是开拓 memory 器件。一样平常来说，TD 的事情紧张是开拓下一代工艺技能。以 LTD 为例，它包括 Module, PIE, Device 等部门。Module 工程师的事情是 develop 新的 recipe。他们是与Fab的工程师联系最紧密的，由于 TD 没有自己的设备，以是常常要跑到 Fab 里去借机台。每次都要看别人的眼色行事。有时候实在很难借到机台，只有见告自己老板，通过与对方老板之间的协商来办理问题。那么 PIE 的事情是要通过与本部门不同的 Module 互助，建立全体 process flow。TD 的工程师不像 Fab 的工程师晚上有轮班的。以是，只能只管即便在白天完成任务，如果实在弗成，比如晚上才能借到机台，那也只能自认晦气，晚上加班。由于 Fab的规矩是宁肯儿等机子也不能机子等人，否则第二天早上的晨会就要被老板们 highlight 了。第一次警告，往后再犯就开始扣钱了。事实上，TD 里面最能够学到东西便是 Device 工程师。
Device 里面分 Modeling 和 device engineer。Modeling 还细分 TCAD 以及 SPICE model.如果没有 TCAD，我们芯片的价格可就不是现在这个价钱。由于 TCAD 是根据一些基本的物理模型和履历参数开拓的一套软件，它可以仿照险些所有 Fab 里的工艺步骤，并给出器件仿照性能。如果参数和校准做的好的话，仿照出来的器件性能与事实上工厂里流片的结果相差无几。
正是有了这一套软件，可以节省大量的实验过程，也便是节省大量的 wafer，这样开拓新的工艺技能，可以节省本钱。然而，TCAD 工程师一样平常哀求比较深厚的半导体物理器件知识还有一个不可或缺的便是履历。那么 deviceengineer 便是通过与 TCAD，PIE 互助，根据 TCAD 给出的工艺条件，在 Fab 里面做几个 split 进行流片，得到实验结果与 spec 进行比较，如果涌现偏差，再进行 Modeling，或者直接根据实验结果，再进行实验微调，来会几次，就可以 on target了，这当中还包括 reliability 的测试。所有这些完成后，就可以将标准wafer 交给 SPICE Modeling 工程师，去建数据库，这样客户就可以通过数据库拿到标准单元的数据，去设计它们的芯片，末了拿到 Fab 流片，生产。
在 ASMC，他的 TD 实际上便是 SMIC 的 Integration，事实上，SMIC 的Integration也可以 Cover到一部分 TD 的事情。QE 紧张是在 Fab 里找茬的。由于 Fab 是一条非常繁芜的流水线，除了PIE 之外，必须有一个独立的部门对品质卖力。这个部门便是 Q。Q 的紧张事情便是杜绝 Fab中统统不符合 rule和 OI 的事宜，如果还没有法则，那 Q 就须要和 PIE/PE 来制订出合理的法则。
由于常常会给 PE/PIE 制造困扰，以是 QE 常常会让人觉得很讨厌，但是他们又惹不起QE。以是，PIE/PE 对待 QE 都因此忽悠为主，此牙咧嘴为辅。
一个好的 QE 并不好做，在闇练节制 QE 本身的技能之外，还须要对 process 有一定的理解——至少不能被很随意马虎的忽悠，而且还要节制一定的灵巧尺度，不能把别人都害去世。
做好 QE 的一个要诀便是原则性和灵巧性并重。建议 QE 工程师至少要有一到两个比较铁杆的PIE 弟兄，这样别人要忽悠你就不太随意马虎了。
TSMC工程师眼里的晶圆代工厂事情
台积电之以是成为本日伟大的公司，成功关键就在于人，两年前，台积电为了 10 纳米这非赢不可的一役，而从 24 小时不间断生产，再升级提升为 24 小时不间断研发，因而祭出了夜鹰操持……
一位在台积电事情十多年的研发小主管，先前带领一个小团队做前辈製程。他认为，台积电胜出的关键，不在于「夜鹰计画」，而是文化。以下即为他的自述：
台积电之以是快要追上英特尔，紧张在于我们的文化。台积电两年前为了研发 10 纳米製程，开始广招「夜鹰」，也便是连 R&D（研发部门）都要三班制的意思。
这也是台积电的强项，台积电的竞争力是靠这种很强大的人力和韶光的投资拼出来的，现在是把强项再放大，便是用比人家多做 1.5 倍、2 倍的韶光来追赶。
以前每个员工尤其是 R&D，超时事情情形很严重，几年前，董事长喊出一周工时 50 小时的目标，而 R&D 的事情形态很难达到目标，以是夜鹰计画的个中一个目的，是希望让 R&D 的工时合理化和制度化，但紧张还是为了要让 R&D 的部分事情能延续得更顺畅。例如一个人本日已经事情十几小时，很累了，但实验便是还没跑完，怎麽办？以是希望将部分事情交卸给大夜班，透过接力来完成事情。
但坦白说，R&D 的事情便是很难交卸，运作了一年多，有改进，还是很难办理 R&D 加班情形，由于研发有不同思路、不同逻辑，会设计不同实验，接力的人怎麽知道你白天怎麽做这些实验？在想什麽？是有帮助，但帮助很有限。
而且晚上又没有其他团队能沟通，以是夜鹰都只管即便以守成、坚持现状为主，研发实验的设计、和製程职员开会沟通等，都只能在白天进行，白天的 R&D 还是重点。
我前阵子碰着一个在英特尔上班的美国人，看著台积电的买卖愈来愈好，他就问我，「你以为台积电和我们最大的差别是什麽？」我开玩笑说，「你们睡觉睡太多了。」这当然是玩笑话，台积电的成功有很多成分，但紧张还是文化。
一样在高压的家当，英特尔是在相对放松的环境中做高压的事情；但在台湾的台积电，是在很高压的环境做高压的事情，不太可能像英特尔，工程师可以拿著电脑在咖啡厅或在户外事情。现在好一点的是设计了远端监控的系统，可以在家用笔电事情。
但是台积电的事情环境设计得相称封闭，转的速率又很快，以是觉得压力又更大。压力紧张又来自公司阶层太多，有时如果是部门经理去和副总开会，副总看完报告认为要补一个资料，部门经理会想，可能还缺什麽才导致资料不敷，往下交代经理，经理再交代副理……到后来一名小小工程师就临时要准备好多数字，一句话来日诰日要交，这是很大的压力来源。
以是夜鹰的事情，有很多也这天间会议开完后交办的事情。
我在台积电待了十多年，不久前离开，现在从表面看，会以为全体台积电做的事真的很有代价；但过去在台积电里，虽然以为台积电是非常好的公司，製造和实行力很好，但只觉得都是人力堆出来的。
许多年轻人进来没多久，觉得不太到干事的代价，却要做这么长工时，花这麽多精力。由于公司人太多了，每个人的事情都被细分到只做一个螺丝钉的某一个部分，真正看到代价的，大概要到副总或某个职位以上，纵然是 program（操持）的头，也只知道自己的 program，如果是对业界新闻有兴趣去关注阅读的人，可能有点觉得自己在做有代价的事，但大部分人连睡觉都没韶光了，哪有空想这麽多。员工有时会以为自己只是在做一个很卖劳力的事情。
台积电因此董事长为中央，所有人向著这个中央，很少太政治性的问题，也就比较少团队间的互斗，我想这也是梁孟松（台积电研发处前资深处长，后因跳槽三星电子，而被台积电控告侵权）会离开的缘故原由。我曾在他底下进行一个操持，就我理解，他的 personality（个性）很强，喜好从竞争中脱颖而出。但竞争的了局便是一个人脱颖而出后，其余的人就会退出。台积电不喜好用这么强烈的办法竞争，大概是亚洲人的关系，希望大家一起互助发展。
还有，台积电人对一件事深入理解的程度，绝比拟竞争者都强。例如你给老板一杯水，他问你颜色为什么黄黄的，你回答大概沾到茶叶，有人问到这里就结束了；但台积电的主管一定会一贯问，哪里来的茶叶？为什么会沾到？在什么流程沾到的？我们怎么改进等，我们很习惯用这样的模式研究一个问题。
这便是文化，你的老板会这样 review（复审）你，你就会这样 review 底下的人，当然对供应商也是，供应商恨去世我们了。我很多同学在台积电的供应商企业里，都以为台积电的哀求很严格，有一点在压榨供应商。
但只要台积电这样的文化一贯在，就有机会一贯领先。
