文章目录
[+]
值得把稳的是，三星电子以往曾提到过一种名称与其附近的 LLW (Low Latency Wide I/O) 内存，尚不能确认两者关系。
LP Wide I/O 内存将于 2025 年一季度实现技能就绪，2025 下半年至 2026 年中实现量产就绪。
路线图显示，LP Wide I/O 内存单封装位宽将达到现有 HBM 内存的一半 —— 即 512bit。
（图片来自网络侵删）
作为比拟，目前的 LPDDR5 内存是单封装四通道共 64bit，未来的 LPDDR6 内存也仅有 96bit。
更大的位宽意味着三星电子的 LP Wide I/O 内存可供应远胜于现有移动内存产品的内存带宽，知足设备端 AI 运用等场景的需求。
在相对较小的移动内存芯片上实现 512bit 位宽，势必需要堆叠 DRAM 芯片，但 HBM 采取的 TSV 硅通孔办法也不适宜移动内存各层 DRAM 间的互联。
因此三星电子将在 LP Wide I/O 内存上采取一项名为 VCS (全称 Vertical Cu Post Stack) 的全新垂直互联技能。
同 SK 海力士的 VFO 技能类似，三星电子的 VCS 技能也是将扇出封装和垂直通道结合在一起。
三星电子表示，VCS 前辈封装技能相较传统引线键合拥有 8 倍和 2.6 倍的 I/O 密度和带宽；
相较 VWB (IT之家注：全称 Vertical Wire Bonding，疑似指代 SK 海力士的 VFO 技能) 垂直引线键合技能，三星电子流传宣传其 VCS 技能的生产效率是前者 9 倍。
三星电子在图片中还提到，其 LPDDR6 内存也估量于 2025~2026 年量产就绪。
