首页 » 通讯 » CMOS正常工作时碰着得电路设计问题_电流_电平

CMOS正常工作时碰着得电路设计问题_电流_电平

萌界大人物 2025-01-14 16:34:53 0

扫一扫用手机浏览

文章目录 [+]

这次第一个出问题的是一个 CMOS的与门(HE4000B 系列的)。

我们的掌握旗子暗记出自 MCU(5V 的系统),而与门的系统供电是 12V 的,因此两个电平不兼容,导致了 MCU 的高低电平统一被与门 CMOS 芯片识别成低电平。

CMOS正常工作时碰着得电路设计问题_电流_电平 通讯

我们在设计转换电平的时候,有两个问题须要我们去把稳

1. 要相同的逻辑,不能做成反逻辑

2. 在正常状态下,不能许可大的电流(为了符合静态电流的哀求)这里设计的是低有效电路,因此在输出高的时候不能涌现大的静态电流。

可行的改进设计为:

不过一波未平一波又起,由于 ISO16750 的规定

而我们的与门能够承受的电压为 18~20V,这也是所有 CMOS 的 IC的极限电压,因此该芯片华美的烧毁了(在我们做 1 分钟的 Jump Start 实验的时候)

我们的办理方案,加个齐纳管 15V 钳位

此电阻须要仔细推敲,由于在 24V 的时候,有 7V 的电压在电阻上面,要限定齐纳管的电流防止其过热,同时又要担保 CMOS 的正常事情电流下,电压不会低落的太厉害。

V.CMOS=V.BATT-R.limit×I.AND

I.zener_max=(24-15)/R.limit

以上须要综合考虑。

标签:

相关文章

芯片那些事儿_芯片_家当

文/渔夫编辑/程墨来源/万点研究从个人电脑到智好手机,从汽车到家用电器,芯片不可或缺。而芯片制造技能以及芯片环球供应链的繁芜性,使...

通讯 2025-01-14 阅读0 评论0