个中Icp为电荷泵镜像电流，Kvco为压控振荡器增益，N为分频比，ωlpf为滤波器-3 dB带宽。锁相环的闭环通报函数表达为：
将式(2)整理为标准二阶系统通报函数：
对此闭环系统的输入施加X(s)=1/s的阶跃旗子暗记时，得到输出旗子暗记：
对式(6)作拉普拉斯反变换，得到该系统在欠阻尼(0<ξ<1) 情形下的时域相应：
1 快速锁定方案事理
本文实现快速锁定的方案如图2所示，在范例锁相环环路中设置赞助充电模块，其内部由模式鉴别逻辑电路、电流源、开关构成。模式鉴别逻辑电路实现的功能为：在参考时钟与反馈时钟频率相差较大时，掌握开关闭合，使电流源为滤波器中的电容充电，进入快速锁定模式；当参考时钟与反馈时钟频率附近时，掌握开关断开，关闭电流源输出通道，退出快速锁定模式。
因此，减小锁定时间的关键问题转化为：如何分辨参考时钟与反馈时钟的频率差距，并转化为电路的实现办法。
在锁相环初启动时，振荡器处于起振阶段，由于振荡器掌握旗子暗记(Vcont)电压较低，反馈时钟(clk_fb)频率较为缓慢，其频率与参考时钟旗子暗记(clk_ref)频率相差较大，如图3所示，在每个反馈时钟旗子暗记的周期内，参考时钟旗子暗记经历了多个周期。故可将每个反馈时钟周期内参考时钟经历的周期个数作为分辨快速锁定模式的依据。本设计中周期个数取值为2，即在每个反馈时钟周期间隔内，若检测到存在两个或两个以上的参考时钟周期，则剖断进入快速锁定模式，若检测到小于两个参考时钟周期，则退出快速锁定模式。在退出快速锁定模式后，仅依赖传统电荷泵对滤波器中的电容充电，直至锁相环达到锁定状态。
2 方案实现与仿真
一种以上述判别办法实现的模式鉴别逻辑电路如图4所示，该电路由一个二选一数据选择器(Mux2)和一个二位二进制计数器(Counter2)构成，其内部旗子暗记描述为：A与B为数据选择器的待选择旗子暗记，s为选择掌握旗子暗记，rst为计数器的异步复位旗子暗记，clk为计数器的时钟旗子暗记，A1与A0分别为计数器的高位与低位输出。
此时序电路的波形图如图5所示，每次反馈时钟的上升沿都会实行异步复位功能，计数器输出A1A0=2′b00，此时低电位的A1旗子暗记会使clk_ref旗子暗记通过数据选择器，掌握计数器开始计数。当计数器输出达到2′b10时，高电位的A1旗子暗记使得数据选择器的输出发生变革，计数器不再计数并保持当前的输出状态，直到下一次输出被复位。当反馈时钟频率足够大时，每次反馈时钟周期内无法检测到两个参考时钟周期，A1将一贯保持低电位。故可将A1旗子暗记作为掌握开关的旗子暗记(en)。
图4中计数器的RTL级电路如图6所示，异或门与反相器构成的次态逻辑为A1A0(次态)=A1A0+1，以此实现计数功能，若存在最高位进位则溢出。
上述模式鉴别逻辑电路存在一个缺陷，在参考时钟与反馈时钟频率差距较大时，每次复位后en旗子暗记都保持两个参考时钟周期的低电位，开关断开，韶光未被有效地利用。一个办理此问题的方法如图7所示，在输出处连接一个D触发器，先锁存前一个周期得到的高位旗子暗记，再实行复位操作。为了担保锁存与复位的先后顺序，利用了一个缓冲器(Buffer)。
图7改进的模式鉴别逻辑电路的实际仿真结果如图8所示，在两个旗子暗记频率附近时，由于相位的差别，反馈时钟周期内有可能存在两个参考时钟的上升沿，因此在附近锁定状态时，en旗子暗记翻转属于正常征象。然而一个值得把稳的问题是：在最开始的一段韶光内，en旗子暗记为低，并没有进入到快速锁定模式。造成这种征象的缘故原由为：由于振荡器在最开始起振的过程中频率缓慢，使分频器输出的第一个上升沿到来过于迟缓，而D触发器依赖此上升沿锁存高位旗子暗记，故在开始的一段韶光内en旗子暗记保持为低，未能进入到快速锁定模式。
上述问题可以通过在时域内增加窗口的方法办理，如图9所示。将图9(a)中的阶跃(step)旗子暗记与图9(b)中的en_pre旗子暗记作逻辑处理，得到与图9(c)中的en旗子暗记，实行此逻辑的真值表如表1所示。
整理成最简逻辑表达式为：
进一步改进的模式鉴别器如图10所示，添加了反相器和与非门实现了式(11)的逻辑功能。在锁相环刚开始启动时，step旗子暗记为低，无论en_pre旗子暗记为何值，en都保持为高，直接进入到快速锁定模式，而当step旗子暗记为高时失落去浸染，振荡器已经建立了一段韶光，此时en旗子暗记的逻辑值与en_pre旗子暗记相同。
在图10中由3个级联的四分频器（Div4）与数据选择器构成的反馈环路中，step旗子暗记最初为低电位，使得clk_ref通过数据选择器并掌握分频器开始翻转，当step旗子暗记达到高电位时，切换数据选择器的输入，使分频器不再事情。以此办法，掌握分频比可以得到任意上升位置的阶跃旗子暗记。分频比视详细情形而定(例如本次设计中参考时钟周期为50 ns，经由64分频后得到3 μs旁边的低电平窗口，足够覆盖图8中旗子暗记在最开始阶段的低电位韶光段)。
进一步改进的模式鉴别逻辑电路仿真结果如图11所示，Vcont_normal与Vcont_fast分别代表了普通锁相环环路与运用本文方案的锁相环环路在相同滤波器的条件下的振荡器掌握旗子暗记。滤波器参数分别为：C1=120 pF，C2=25 pF，R1=15 kΩ。当指定环路带宽ωc与相位裕度φc时，滤波器参数由下列公式给出[6]：
仿真结果表明，传统环路与经由本文提出的方法加速的环路的锁定时间分别为61 μs与15 μs，因此极大地减少了锁定时间，且锁定时间仍可以通过调度充电电流进一步改进。
3 结论
在传统锁相环的根本上，引入了赞助充电模块，通过不断地对模式鉴别逻辑电路构造优化，在无需改变普通锁相环环路参数情形下，达到了缩短锁定时间的目的。仿真结果表明，在相同的滤波器参数下，与传统的范例锁相环环路比较，锁定时间降落了约75%，且仍有改进空间，该方案可运用于绝大多数电荷泵锁相环的设计当中。
参考文献
[1] AMOURAH M，KRISHNEGOWDA S，WHATELY M.A novel OTA-based fast lock PLL[C].Proceedings of the IEEE 2013 Custom Integrated Circuits Conference，2013：1-4.
[2] AMOURAH M，WHATELY M.A novel switched-capacitor-filter based low-area and fast-locking PLL[C].2015 IEEE Custom Integrated Circuits Conference(CICC)，2015：1-6.
[3] ABEDI M，HASANI J Y.A fast locking phase-locked loop with low reference spur[C].Iranian Conference on Electrical Engineering(ICEE)，2018：92-97.
[4] 但慧明，柴旭朝，于宗光，等.一种用于锁相环快速锁定的动态鉴频鉴相器[J].微电子学，2010，40(5)：653-656，661.
[5] 韦雪明，李平.一种可快速锁定的低抖动自偏置锁相环设计[J].微电子学，2011，41(2)：185-188.
[6] 姜梅，刘三清，李乃平，等.用于电荷泵锁相环的无源滤波器的设计[J].微电子学，2003(4)：339-343.
作者信息:
潘鸿泽1，王东兴1，宋明歆2
(1.哈尔滨理工大学 理学学院，黑龙江 哈尔滨150080；2.海南大学，海南 海口 570228)
