CMOS管的动态功耗2：负载功耗_功耗_暗记

所谓Cl负载功耗，是前一级的CMOS管作为下一级的电压旗子暗记源输出时，由于下一级CMOS管G---B间的绝缘层SiO2而形成的等效电容间的充放电过程，电流的功耗。

负载功耗的过程如上图所示。

打算如下图所示：

这样，我们知道，COMS管的总功耗实际上紧张由动态功耗决定的。
而动态功耗紧张由3个参数决定：

1、Cp和Cl；该参数由工艺决定，一旦器件成型，数据已确定。

2、f：该参数由器件事情频率决定

3、VDD：该参数由器件的逻辑电压源决定。

现在器件，一样平常采取提高频率f，降落VDD来提高速率并保持低功耗的性能；但是降落VDD有一个重大的拦路虎：数字电路的立身根本---许可旗子暗记的偏差，即输入旗子暗记的噪声容限的宽度会缩小，导致输出旗子暗记的可靠性降落。

STM32芯片利用的也是CMOS逻辑电路，我利用的芯片F7主频已经到了216MHz，跟最初利用的f1的主频72MHz比较，增大到了3倍。

STM32F1听说是：1.8 V电压 在停滞模式下，范例功耗为20 µA

STM32F7听说是：1.8 V电压 在停滞模式下，范例功耗为100 µA

但是我们在设计时，一样平常STM32的VDD=3.3V

(3.3/1.8)^2=3.3

以是，可不可以说主频上升3倍，通过VDD的下调，功耗又低落3倍，从而保持功耗不会有大的提升？

可是噪声容限的宽度缩小了多少呢？

ST又是用什么工程方法和加工工艺来办理这个问题呢？

这些就留着后续学习过程中来探求答案吧。