SiTime差分晶振的LVDS、LVPECL、HCSL、CML模式互相转换介绍_电阻_电平

下面讲一讲各旗子暗记模式之间的转换：

如图1所示，在LVPECL驱动器输出端向GND处放置一个150Ω的电阻对付开路发射极供应直流偏置以及到GND的直流电流路径至关主要。
为了将800mV LVPECL摆幅衰减到400mV的CML摆幅，需在150Ω电阻之后放置一个50Ω的衰减电阻（RA），以衰减LVPECL摆幅电平的一半。
其余，必须确认CML吸收器输入内部的自偏置。
如果CML输入真个自偏置不存在，则必须在PCB上放置50Ω的端接电阻到VCC，用于CML偏置和传输线端接。

图1.LVPECL到CML的转换

在LVPECL驱动器输出端向GND放置一个150Ω电阻，对付开路发射极供应直流偏置以及到GND的直流电流路径至关主要（图2）。
为了将800mV LVPECL摆幅衰减到325 mV LVDS摆幅，必须在150Ω电阻器之后放置一个70Ω的衰减电阻。
应在LVDS吸收器前面放置一个10nF互换耦合电容，以阻挡来自LVPECL驱动器的直流电平。
LVDS输入须要重新偏置，可以通过向GND放置8.7KΩ电阻连接到3.3V和5KΩ电阻到GND来实现LVDS吸收器输入共模的1.2V直流电平。
如果LVDS吸收器差分输入引脚上已经存在有100Ω电阻，则不须要外部100Ω电阻。

图2.LVPECL到LVDS的转换

如图3所示，在LVPECL驱动器输出端向GND放置一个150Ω电阻对付开路发射极供应直流偏置以及到GND的直流电流路径至关主要。
为了将800mV的LVPECL摆幅衰减到700mV的HCSL摆幅时，必须在150Ω电阻之后放置一个衰减电阻（RA =8Ω）。
应在HCSL吸收器前面放置一个10nF互换耦合电容，以阻挡来自LVPECL驱动器的直流电平。
放置互换耦合电容后，HCSL输入须要重新偏置，可以通过将470Ω电阻连接3.3V和56Ω电阻到GND上来实现HCSL吸收机输入共模的350 mV直流电平。

图3.LVPECL到HCSL的转换

在图4中，每个HCSL输出引脚在0和14mA之间切换。
当一个输出引脚为低电平（0）时，另一个为高电平（驱动14mA）。
HCSL驱动器的等效负载电阻为48Ω，与50Ω并联，相称于23.11Ω。
LVDS输入的摆幅为14mAx23.11Ω= 323mV。
应在LVDS吸收器前放置一个10nF互换耦合电容，以阻挡来自HCSL驱动器的直流电平。
放置互换耦合电容后，LVDS输入须要重新偏置，可以通过将一个8.7KΩ电阻连接到3.3V和5KΩ电阻连接到GND来实现LVDS吸收器输入共模的1.2V直流电平。
如果LVDS吸收器差分输入引脚上已经存在有100Ω电阻，则不须要外部100Ω电阻。

图4.HCSL到LVDS的转换

在图5中，每个HCSL输出引脚在0和14mA之间切换， 当一个输出引脚为低电平（0）时，另一个为高电平（驱动14mA）。
HCSL驱动器的等效负载电阻为68Ω，与50Ω电阻并联，相称于28.81Ω。
CML输入的摆幅为14mAx28.81Ω= 403mV。
应在CML吸收器前面放置一个10nF互换耦合电容，以阻挡来自HCSL驱动器的直流电平。
其余，必须确认CML吸收器输入内部的自偏置。
如果没有CML输入真个自偏置，则必须在CML偏置和传输线端接的PCB上放置一个50Ω的端接电阻到VCC。

图5.HCSL到CML的转换

LVDS输出通过100Ω电阻终端驱动±3.5mA电流，在CML吸收器前面产生350mV摆幅电平（图6）。
由于CML的标准摆幅是400mV，以是CML吸收器能够吸收350mV摆幅电平。
此外，还必须确认CML吸收器输入内部的自偏置。
如果CML输入真个自偏置不存在，则必须在PCB上放置一个50Ω的电阻到VCC，用于CML偏置和传输线端接。

图6.LVDS到CML的转换

SiTime 公司是环球领先的MEMS振荡器品牌，公司成立于2005年。
在美国、荷兰、俄罗斯、乌克兰等环球多处设有研发中央，具有自己主知识产权的MEMS 谐振器晶圆在德国BOSCH生产，CMOS晶圆在中国台湾台积电生产。
封装及测试有中国台湾日月光、马来西亚Carsem及新加坡UTAC。
成立至今，已经开拓具有独自专利的65种时钟产品种类，广泛运用于消费、工业、汽车、通信、航天航空等行业。

SiTime全硅MEMS振荡器已累计出货超过十亿片，越来越多的环球一流电子厂商正受益于SiTime所供应的优胜代价，并同等认为SiTime是最优的时钟选择！

为更好的做事与支持越来越多的客户运用，SiTime公司与晶圆电子（Jointech）共同互助成立“SiTime样品中央”，并推出24小时连忙样品做事。
可供应免费样品、现货直采、替代选型、技能支持等做事！