运用仿真对象来不雅观察你的高速差分旗子暗记走线对EMC测试结果的影响_暗记_差分

在日常事情中，我们常常会利用FPDlink或GMSL等高速旗子暗记，它们的旗子暗记传输频率常日在基频以上。
因此，差分旗子暗记的走线是否规范对EMC有着至关主要的影响。

我们可以利用仿真工具来仿照差分线事情时的辐射强度。
在仿真中，我们以g赫兹的差分旗子暗记阻抗为100欧姆，地板层数为4层，L2为GND平面，L1为地面，走线长度为60毫米。
按照规范的走线办法，差分线的辐射强度频谱图如图所示。
在BGA芯片中，有时差分线的管角排布会涌现错位。
如果这个错位没有得到精确的补偿，那么差分线在事情时会涌现辐射尖峰。
图中是一条差分线错位1毫米厚的辐射平谱图。

如果你欠妥心将差分线画成了这样的形状，那么仿真出来的EMC平铺曲线会涌现很多尖峰点。
王老师曾经见告我们，当一对差分旗子暗记的相位相差半个波永劫，它们所产生的辐射强度最大。
而半个波长的长度是150毫米，相称于300毫米的赫兹波长。
如果两条差分旗子暗记的位置错位了150毫米，那么仿真结果就会涌现很多强烈的尖峰辐射强度。