台积电首提1nm A10工艺计划到2030年实现 1 万亿晶体管的单个芯片封装_积电_晶体管

当然，1 万亿晶体管是来自单个芯片封装上的 3D 封装小芯片凑集，但台积电也在致力于开拓单个芯片 2000 亿晶体管。

为了实现这一目标，该公司重申正在致力于 2nm 级 N2 和 N2P 生产节点，以及 1.4nm 级 A14 和 1nm 级 A10 制造工艺，估量将于 2030 年完成。

图源Tom's Hardware 获取到的台积电 PPT

此外，台积电估量封装技能（CoWoS、InFO、SoIC 等）将不断取得进步，使其能够在 2030 年旁边构建封装超过 1 万亿个晶体管的大规模多芯片办理方案。

据IT之家此前宣布，台积电在会议上还透露，其 1.4nm 级工艺制程研发已经全面展开。
同时，台积电重申，2nm 级制程将按操持于 2025 年开始量产。

本文源自IT之家