首页 » 智能 » 亲自经历华为海思面试专业问题分享解析_周期_面试

亲自经历华为海思面试专业问题分享解析_周期_面试

乖囧猫 2025-01-21 20:50:28 0

扫一扫用手机浏览

文章目录 [+]

Section1: 多周期根本题,不会的基本…

口试官首先问多周期是什么意思?让我给他做个详细阐明。
于是我给他balabala讲了下面的知识点,当然现场没那么详细,这里我详细给大家做下阐明。

一个多时钟周期的经典例子便是来自DC workshop中的乘法器,图1中时钟CLK的周期为10ns,根据设计规格加法器的延迟约为6个时钟周期。

亲自经历华为海思面试专业问题分享解析_周期_面试 亲自经历华为海思面试专业问题分享解析_周期_面试 智能

根据需求,须要加入的setuptime check设计约束如下:

亲自经历华为海思面试专业问题分享解析_周期_面试 亲自经历华为海思面试专业问题分享解析_周期_面试 智能
(图片来自网络侵删)

Create_clock–period 10 [get_ports CLK]

Set_multicycle_path–setup 6 –to [get_pins C_reg[]/D]

加了上面的约束后,DC/PT 将仅仅在第6个上升沿,即第60ns做建立韶光的剖析,这时,加法器的最大延迟为:

Setup time check 时序如图2,那么,DC怎么做保持韶光剖析呢?实在DC默认是在setup time check的前一个周期,即第50ns做保持韶光剖析,这时哀求加法器的最小延迟:

实在,这种哀求明显是不合理的,也会增加电路的繁芜度。

Hold time check 点如图中绿色箭头所标注位置

Hold time check 点如图中绿色箭头所标注位置

为了精确表述电路的功能,我们须要对保持韶光做调度,应在0ns时候做保持韶光的检讨。
精确的约束如下:

Set_multicycle_path –setup 6 –to [get_pins C_reg[]/D]

Set_multicycle_path –hold 5 –to [get_pins C_reg[]/D]

保持韶光剖析提早了5个周期。
相应的电路中的加法器许可的延迟也变成为:

相应的电路可以修正成图5的构造进行实现。

Section 2: 多周期进阶,表示水平的时候到了

口试官以为我回答的可以,于是深入连续问,如果上面的电路2个寄存器的CLK不是同频,但是,是同步,又该当怎么考虑?如图6的电路。
便是launch CLK和capture CLK 是不一样的CLK,且知足下式:

当时,我就不假思虑的写下了下面的SDC,但是答案却是缺点的。
(根据他的耐心勾引,终极还是没搞定)

set_multicycle_path-setup 3 -from clk1 -to clk2

set_multicycle_path -hold 2 -from clk1 -to clk2

阐明口试官的题目之前,我们先看一下set_multicycle_path这个SDC命令的其他选项的意思

set_multicycle_path

[-setup | -hold]

[-start | -end]

[-from from_list]

[-to to_list]

[-through through_list]

-Setup和-hold用于解释多周期路径是用在建立韶光检讨还是用在保持韶光检讨。

-Start和-end用于解释多周期路径依赖于start clock还是依赖于end clock。

把稳-start和-end。

在设置multicycle_path的过程中,一定要把稳是start clock 是多周期,还是end clock 多周期。
这关系到时序剖析的精确性。
默认情形下,set_multicycle_path对建立韶光的剖析是设置end clock为多周期,对保持韶光剖析师设置start clock为多周期。
也便是说,上面的SDC等价于

那么根据这个SDC,DC的建立韶光和保持韶光check点就变成下面图7所示。
可以看到保持韶光检讨是start clk的多周期便是CLK1。
建立韶光检讨是end clk的多周期便是clk2。
但是,保持韶光检讨明显错了。

为了获取精确的检讨点,更正SDC,得到建立韶光和保持韶光检讨点变成图8所示:

set_multicycle_path -setup 3 -from clk1 -toclk2 -end

set_multicycle_path -hold 2 -from clk1 -to clk2–end

我相信将来大家可能还会碰到图9的口试题,差异在于CLK1是慢时钟,CLK2是快时钟。
且知足下式:

如果SDC写出下面的形式,建立韶光和保持韶光检讨点会奇葩的变成图10所示。

set_multicycle_path -setup 3 -from clk1 -to clk2

set_multicycle_path -hold 2 -from clk1 -to clk2

为了得到精确的timing检讨点,改动SDC如下,timing check点变成图11所示:

set_multicycle_path -setup 3 -from clk1 -to clk2 -start

set_multicycle_path -hold 2 -from clk1 -to clk2

总结

口试官问问题,总是由浅入深,逐步勾引我们。
并根据回答情形就可以判断我们学习节制的是否够深入。
从而录取精良的学生。
其余口试官也会稽核一个学生知识节制的广度。
末了,对付简历中写的内容务必都要节制好,不会的东西,不要往简历里塞。
末了预祝大家10月份找事情马到成功。

标签:

相关文章

高质量PCB设计应该留心点_暗记_旗子

组件支配合理是设计出优质的PCB图的基本条件。关于组件支配的哀求紧张有安装、受力、受热、旗子暗记、都雅六方面的哀求1.组件支配组件...

智能 2025-01-23 阅读0 评论0