LVDS的接口电路设计_暗记_旗子

文章目录 [+]

摘要： LVDS是一种小振幅差分旗子暗记技能，利用这种技能传输速率可以达到数百兆，乃至更高； LVDS具有更低的功耗、更好的噪声性能和更可靠的稳定性。
简要地先容了LVDS的事理及上风，剖析了LVDS接口设计要把稳的问题，着重研究了LVDS与LVPECL、CML间的接口设计；同时给出了不同耦合办法下的电路设计图。

1、引言

LVDS的接口电路设计_暗记_旗子 LVDS的接口电路设计_暗记_旗子互联网

对付高速电路，尤其是高速数据总线，常用的器件一样平常有ECL、BTL和GTL等。
这些器件的工艺成熟，运用也较为广泛，但都存在一个共同的弱点，即功耗大。

（图片来自网络侵删）

此外，采取单端旗子暗记的BTL 和GTL器件，电磁辐射也较强。
目前， NS公司率先推出的CMOS工艺的低电压差分旗子暗记器件，即LVDS给了人们另一种选择。

2、LVDS技能简介

LVDS（Low Voltage Differential Signaling）是一种小振幅差分旗子暗记技能，利用非常低的幅度旗子暗记（约350 mV）通过一对差分PCB走线或平衡电缆传输数据。
它许可单个信道传输速率达到每秒数百兆比特，其特有的低振幅及恒流源模式驱动只产生极低的噪声，花费非常小的功率。

LVDS定义在2个国际标准中： IEEE P1596.3 （1996 年3 月通过） , 紧张面向SC I （ ScalableCoherent Interface） ,定义了LVDS的电特性，还定义了SC I协议中包交流时的编码； ANSI /EIA -644 （1995年11月通过） ,紧张定义了LVDS的电特性，并建议了655 Mb / s的最大速率和1. 823Gb / s的无失落真媒质上的理论极限速率。
在2个标准中都指定了与物理媒质无关的特性，这担保了LVDS能成为多用场的接口标准。

3、LVDS器件的事情事理

LVDS器件的事情事理如图1所示。

图1 LVDS的事情事理图

LVDS驱动器由一个驱动差分线对的电流源组成，常日为3. 5 mA.LVDS吸收用具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在吸收器的输入端产生大约350 mV的电压。
当驱动器翻转时，它改变流经电阻的电流方向，产生有效的逻辑\"大众1\公众和逻辑\"大众0\"大众状态。

驱动器只有一个恒流源，这个差分驱动器采取奇模（Odd - mode）的传输办法，即等量的方向相反的电流分别在传输线路上传送。
电流会重新回流到双绞线内，加上电流环路面积较小，因此产生最少电磁滋扰。

电源将供电加以限定，以免转变时产生突变电流。
由于并无突变电流涌现，因此数据传输速率高达1. 5 Gb / s,但又不会大幅增加功耗。
此外，恒流驱动器的输出可以容许传输线路涌现短路情形或接地，而且纵然这样也不会产生散热上的问题。

差分吸收器是一款高阻抗芯片，可以检测小至20 mV的差分旗子暗记，然后将这些旗子暗记放大，以至达到标准逻辑电位。
由于差分旗子暗记具有1. 2 V的范例驱动器补偿电压，而吸收器可以接管由接地至2. 4 V的输入电压，因此可以抑制高达±1 V来自传输线路的共模噪声。

由于逻辑状态之间只有300 mV 的电压差别，因此电压变革极快，但转换速率不会加快。

又由于转变速率减慢，使得辐射场的强度也大幅减弱。
同样，传输路线阻抗不连续性的反射也不会成为大问题，有助减低电波辐射量及旗子暗记的串扰。

4、LVDS与其他几种逻辑电路的接口设计

由于LVDS是一种新技能，因而在利用时LVDS和其他逻辑电路的接口设计就很主要，设计时，应把稳以下几个问题：

（1）根据系统的事情电源配置情形和须要传输的数据电平，合理选用驱动器和吸收器芯片，或者根据接口芯片的情形，对被传输的数据首先进行电平转换。

（2）把稳阻抗匹配。
根据吸收器输入真个情形确定是否须要外接100 Ω 电阻，同时要根据PCB的板材和参数合理设计驱动器的线输出阻抗，使其在90~107Ω 范围内。
PCB传输线要尽可能地短，由于过长的线路，不但传输衰耗加大，降落了传输速率，而且阻抗也随意马虎失落配，并可能影响到旗子暗记的完全性。

（3）根据数据传输速率和传输电缆长度的关系，确定得当的电缆长度以知足系统的哀求。
一样平常地采取LVDS办法传输数据，假定负载电阻为100Ω，当双绞线长度为10 m时，传输速率可达400Mb / s;当电缆长度增加为20 m时，速率降为100Mb / s;而当电缆长度为100 m时，速率只能达到10Mb / s旁边。

（4）多数LVDS接口芯片的使能端在片内没有接上拉或下拉电阻。
如果没有驱动旗子暗记输入，它们会不愿定地被直接与地或VCC相连，有可能造成逻辑缺点，以是除非有特殊解释，接口芯片的使能输入端不要悬空。

4. 1 LVDS之间的连接

由于LVDS的芯片内输入端一样平常含有匹配阻抗，因此LVDS驱动器和LVDS吸收器可以用一段连接线直接相连。

4. 2 LVPECL 到LVDS的互连

4. 2. 1 直流耦合

LVDS和LVPECL间的直流耦合要有一个转移网络，如图2所示。
首先LVPECL 输出阻抗最佳是50Ω；其余， LVPECL 电路经由衰减网络的输出旗子暗记要在LVDS的输入范围内。
下面的公式可以得到电阻的值。

图2 LVPECL 和LVDS间的直流耦合

把VCC = 3. 3 V代入（1）式，得R1 = 182Ω， R2= 47. 5Ω， R3 = 47. 5 Ω，其余VA = 1. 13 V, RAC =51. 5Ω， RDC = 62. 4Ω , Gain = 0. 337.若当利用该网络连接LVPECL 的输出端和LVDS的输入端时，那么丈量的共模电压VA = 2. 1 V, VB =1. 06 V.假定LVPECL 的差分输出最小是930mV,那么LVDS输入真个最小电压便是313 mV,知足了LVDS 的输入条件。
另一方面，如果LVPECL的差分输出最大是1. 9 V,那么LVDS输入真个最大电压便是640 mV,同样知足LVDS的输入规范。

4. 2. 2 互换耦合

LVPECL 和LVDS间的互换耦合的电路如图3所示。

图3 LVPECL 和LVDS间的互换耦合电路

LVPECL输出通过直流偏置电阻R （142Ω~200Ω ）接地。
50 Ω 的串联电阻来减弱LVPECL的输出电压来知足LVDS的输入哀求。
在LVDS输入端每端接1个5. 0 kΩ的电阻到地用来减弱共模电压。

4. 3 LVDS到LVPECL的接口

4. 3. 1 直流耦合

直流耦合的电路如图4所示。

图4 LVDS到LVPECL 的直流耦合。

这个电阻网络把LVDS直流输出电压从1. 2V变到LVPECL的输入（VCC - 1. 3 V） .这是由于LVDS的输出电压是参考地，而LVPECL 输入电压参考VCC ,这个网络可以使LVDS的输出不受电压变革的影响；其余考虑的便是功耗和速率的平衡。

如果R1、R2、R3 选择低电阻，那么这个网络的韶光常数和LVPECL的寄生参数都很小，能够知足高速的哀求；当然由于电阻小了，就有更大的电流流过这些电阻，那么总功耗就大了。
这种情形下LVDS的参数可能会受到电压变革的影响。
电阻值可以由下列等式求得：

代入VCC = 3. 3 V、R1 = 374Ω、R2 = 249Ω、R3= 402 Ω，得到VA = 1. 2 V、VB = 2. 0 V、RIN =49Ω， Ga in = 0. 62.LVDS的差分输出的VP - P =500 mV,旗子暗记在LVPECL输入端变成310 mVP - P.

电压变革比PECL的输入标准小，但知足LVPECL的输入哀求。