半导体工艺流程（简要）_衬底_离子

文章目录 [+]

制作Well和反型层：

也便是常日说的阱，well是通过离子植入（Ion Implantation，后面简称imp）的办法进入到衬底上的，如果要制作NMOS，须要植入P型well，如果制作PMOS，须要植入N型well，为了方便大家理解，我们拿NMOS来做例子。
离子植入的机器通过将须要植入的P型元素打入到衬底中的特定深度，然后再在炉管中高温加热，让这些离子活化并且向周围扩散。
这样就完成了well的制作。
制作完成后是这个样子的

在制作well之后，后面还有其他离子植入的步骤，目的便是掌握沟道电流和阀值电压的大小，大家可以统一叫做反型层。
如果是要做NMOS，反型层植入的是P型离子，如果是要做PMOS，反型层植入的是N型离子。
植入之后是下面这个模型。

半导体工艺流程（简要）_衬底_离子半导体工艺流程（简要）_衬底_离子互联网

这里面有很多内容的，比如离子植入时的能量，角度，离子的浓度等等

（图片来自网络侵删）

制作SiO2：

后面就会制作二氧化硅（SiO2，后面简称Oxide），在CMOS的制作流程中，制作oxide的方法有很多。
在这里由的SiO2是用在栅极下面的，它的厚度直接影响了阀值电压的大小和沟道电流的大小。
以是大多数foundry在这一步都是选择质量最高，厚度掌握最精确，均匀性最好的炉管氧化方法。
实在很大略，便是在通氧气的炉管中，通过高温，让氧气和硅发生化学反应，天生SiO2。
这样就在Si的表面天生了薄薄的一层SiO2，如下面的图形。

栅端Poly的形成：

但是到这里还没结束，SiO2只是相称于螺纹，真正的栅极（Poly）还没有开始做呢。
以是我们下一步便是在SiO2上面铺一层多晶硅（多晶硅也是单一的硅元素组成，但是晶格排列办法不同。
你千万不要问我为什么衬底用单晶硅，栅极用多晶硅，这个有一本书叫半导体物理，您可以理解下，尴尬~）。
Poly也是CMOS非常关键的一个环节，但是poly的身分是Si，不能像成长SiO2那样通过直接和Si衬底直接反应天生。
这就须要传说中的CVD（化学气相沉淀，Chemical Vapor Deposition），便是在真空中发生化学反应，将天生的物体沉淀到wafer上，在这个例子中，天生的物质便是多晶硅，然后沉淀到wafer上（这里要多说一句，poly是用CVD的方法在炉管中天生的，以是poly的天生不是用的纯洁CVD的机台）。

但是这种方法形成的多晶硅会在整片wafer都沉淀下来，沉淀之后是这个样子。

Poly和SiO2的曝光：

到了上面这一步，实在已经形成我们想要的垂直构造了，最上面是poly，下面是SiO2，再到下面是衬底。
但是现在整片wafer都是这样，实在我们只须要一个特定位置是“水龙头”构造。
于是就有了全体工艺流程中最最关键的一步—曝光。

我们先在wafer表面铺一层光刻胶，也叫光阻（很难阐明光刻胶的观点是什么，我相信你看着看着就懂了）就变成了这个样子。

然后再用定义好的掩膜版（掩膜版上已经定义好了电路图形）放在上面，末了用特定波长的光芒照射，被照射的地方光阻会变活化，由于被掩膜版挡住的地方没有被光源照到，以是这块光阻没有被活化。

由于被活化的光刻胶特殊随意马虎被特定化学液体洗掉，而没有被活化的光刻胶不能被洗掉，以是通过照射后，再用特定的液体洗掉已经活化的光刻胶，末了就变成了这个样子，在须要保留Poly和SiO2的地方留下光阻，在不须要保留的地方撤除光阻。

Poly和SiO2的刻蚀：

这之后便是把那些多余的Poly和SiO2刻蚀掉，也便是撤除掉，这个时候利用的是定向刻蚀。
在刻蚀的分类中，有一种分法是定向刻蚀和非定向刻蚀，定向刻蚀便是指在某个特定方向进行刻蚀，而非定向刻蚀便是不定向的（一欠妥心又说多了，总之便是通过特定的酸碱，在某个特定的方向撤除SiO2）。
在这个例子中我们采纳向下的定向刻蚀撤除SiO2，变成了这个样子。

末了再撤除光阻，这个时候撤除光阻的方法就不是上面提到的通过光的照射活化，而是通过其他办法，由于我们不须要在这个时候定义特定的大小，而是将光阻全部除掉。
末了变成如下图所示。

这样我们就完成了保留特定位置Poly和SiO2的目的。

源端和漏真个形成：

末了我们再考虑一下源端和漏端是怎么形成的。
大家还记得在上一期中我们聊过，源端和漏端都是离子植入相同类型的元素。
这个时候，我们可以在须要植入N型的源/漏区域上用光阻开口。
由于我们是只拿NMOS做例子，以是上图中的所有部分都会开口，如下图

由于被光阻挡住的部份是不能被植入的（光阻挡着了嘛），以是只有在须要的NMOS上才会植入N型元素。
由于poly下面的衬底被poly和SiO2挡住，以是也不会被植入，于是就变成了这个样子。

到这里，一个大略的MOS模型就制作出来了，理论上来讲，在source，drain，poly和衬底上加上电压，这个MOS是可以事情的，但是我们总不能直接在source和drain拿个探针直接加上电压吧。
这个时候就须要MOS的布线，也便是在这个MOS上面，连导线，让很多MOS连在一起。
我们就看看这个布线的过程。

制作VIA：

首先第一步便是在全体MOS上盖一层SiO2，如下图

当然这个SiO2是通过CVD的办法产生的，由于这样速率会很快，很节省韶光。
下面的话还是铺光阻，曝光的那一套，结束之后是长这个样子。

然后再用刻蚀的方法在SiO2上刻蚀出一个洞，如下图灰色的部分，这个洞的深度直接打仗Si表面。

末了再撤除光阻，得到下面的样子。

这个时候要做的便是在这个洞里填导体，至于这个导体是什么？各家都不一样，大部分都是钨（Tungsten）的合金，那怎么才能填好这个洞呢？用的是PVD（Physical Vapor Deposition，物理气相沉淀）的办法，事理类似于下图。

利用高能量的电子或离子轰击靶材，被打碎的靶材，会以原子的形式降落到下面，就这样形成了下面的镀膜。
我们平时看新闻中提到的靶材便是指这里的靶材。

填完洞之后，就长这个样子。

当然我们在填的时候，不可能掌握镀膜的厚度恰好即是洞的深度，以是会多余一些，这样就用到了CMP（Chemical Mechanical polishing，化学机器研磨）技能，听起来很高大上，实在便是磨，将多余的部分都给磨掉。
结果便是这个样子。

到了这里我们就完成了一层via的制作，当然，via制作紧张是为了后面的金属层布线。

金属层制作：

在上面这个条件下，我们用PVD的办法再dep一层金属（metal）。
这个金属紧张因此铜为主的合金。