我们在设计电路的时候，很多时候是凭借履历的，但是凭履历有时候确实会忽略一些设计规范，如果有 一份文件可以进行自检 ，那精确性会高很多，下面是一份大厂的电子设计文件自检规范，大家可以进行参考 。
不一定适宜所有产品，大家可以根据这个完善制订自己公司产品的规范。
1 事理图制图规范
编号
级别
条款内容
备注
1
规定
事理图必须采取公司统一事理图库。
2
规定
事理图应采取0.100栅格
3
规定
事理图正笔墨体设置参照事理图设计规范，采取默认设置。解释笔墨为82mil，管脚号为66mil。
4
规定
事理图封面字体应调度到与栏目字体基本等大（建议利用180mil字体）。
5
规定
事理图首页放置ZTE_Cover_A4做为封面，不加图框。
模块电路不加封面
6
规定
事理图除首页之外，一律采取ZTE_frameA4或者ZTE_frameA4plus图框。只有在元器件符号很大，无法在图框中摆放的情形下方可以选用ZTE_frameA3图框。
7
规定
事理图首页封面Checked，Normalized和Approved三项不填写，其他条款须要精确填写。
模块电路无封面
8
规定
事理图各页图框上除了Checked一项外，均须精确填写。填写的内容和页码、总页数等信息应以规定的用户变量（Customer Text）进行标注。
模块电路除外
9
规定
除封面页，每一页左下角该当采取环境变量注明修正日期；除封面和目录页之外，每页的左下角标注本页的功能解释。
10
规定
事理图必须署名。多人设计事理图应在相应页码署各自的名字；封面签署单板卖力人姓名。署名采取汉语拼音，大写字母，姓在前，名在后，以一个英文空格符隔开。对付改版、借鉴的事理图，签署末了一次修正者的姓名并由其对事理图质量卖力。
11
提示
放置一个Standard库中的ZTE_frameA4plus图框，以用户变量的形式精确填写所有内容，包括解释、日期等信息，其他页拷贝该页内容可以加快事情速率，并使各页保持同等。
12
推举
目录页放置2个Contents框，左侧为目录，右侧为模块调用情形。两框应水平方向应对齐。如果事理图页数较多，目录页只写目录，增加目录页解释模块调用情形。
13
推举
事理图各页内容依次为：封面、目录、电源、时钟、CPU、存储器、逻辑、背板（母板）接口等。
14
规定
每页内容紧凑但不凌乱、拥挤。
15
规定
事理图上所有的笔墨方向该当统一，笔墨的上方该当朝向事理图的上方（正放笔墨）或左方（侧放笔墨）。
16
规定
事理图上的各种标注应清晰，不许可笔墨重叠。
交叉标注另行规定
17
规定
各个芯片的局部去耦电容应和芯片布在同一页面或者就近放不才一页面上，并增加解释；多个器件的去耦电容共用一页图纸时，应标注去耦电容是为哪个器件放置；全局去耦（旁路）电容可以在电源部分或者事理图末了部分放置，并增加“GLOBE DECOUPLING”字样解释。
18
规定
仅和芯片干系的上拉或下拉电阻等器件，建议放置在芯片附近。
19
规定
电阻（电阻网络除外）、电容（电容网络除外）、电感的管脚标注，器件的path信息等不必要信息不要显示。
20
规定
元器件的位号要显示在该元件的附近位置，不应引起歧义。
21
规定
芯片的型号和管脚标注，精密电阻、大功率电阻、极性电容、高耐压电容、共模电感、变压器、晶振，保险丝等有分外哀求的器件参数要显示出来，LED应标示型号或颜色。
22
规定
差分旗子暗记规定利用“+/-”符号，“+/-”可以在网络名的中间或末端。
23
推举
无分外哀求（例如系统方案命名需求）差分旗子暗记以“+/-”结尾。
24
规定
E1旗子暗记线采取TIP来表示同轴电缆芯线（双绞线的+），用RING来表示同轴电缆屏蔽层（双绞线的-）。
25
规定
有确定含义的低电平有效旗子暗记采取或者_N（引入逻辑的须要用_N）后缀结尾。“有确定含义”包括但不限于如下旗子暗记：片选，读写，掌握，使能。
26
规定
所有的时钟网络要有网络标号，以CLK 字符结尾，以便于SI剖析、PCB布线和检讨；非时钟旗子暗记禁止以CLK等时钟旗子暗记命名后缀结尾。时钟旗子暗记命名应表示出时钟频率信息。
27
规定
采取串联端接的旗子暗记（包括时钟），串阻在事理图上应就近放置于驱动器的输出端。串阻和驱动器之间不放置网络标号，串阻后的网络进行命名（时钟旗子暗记必须命名并知足时钟旗子暗记的命名规范）。
28
规定
所有单板内部电源网络的命名都必须采取“VCC”开头，单板接口电源的定义和系统定义保持统一。
29
规定
经由滤波的电源必须命名，命名也必须以“VCC”开头。
30
规定
在PCB布线时有分外哀求的网络要定义网络名，推举在事理图上注明哀求。
31
推举
全局电源和地应调用事理图库中的符号。
32
规定
确认多个部分组成的器件事理图库，在打包过程中位号精确，没有涌现错位等征象。
33
推举
不推举利用“Location”硬属性办理位号错位问题。
34
规定
利用Alias连接的网络，必须利用网络标号的办法进行连接，不能利用连线(wire)进行连接。
35
规定
禁止利用SIZE属性放置多个器件，例如测试点、去耦电容、光学定位点等。
36
规定
所有出页网络应放置出页符offpage/offpg，出页符的方向应和旗子暗记流向同等。事理图必须进行交叉标注。除总线等字符太多无法调度的网络之外，交叉标注的字符不应重叠。
37
规定
offpage/offpg符号的调用，应根据旗子暗记流向采取精确的符号，不应将符号进行翻转、镜像后利用。
38
推举
Offpage/offpg符号和交叉标注笔墨应只管即便对齐。
39
器件管脚上的引线，应引出后再分叉，不得直接在器件管脚上分叉。
40
规定
兼容设计、料单可配置部分、调试用终极不安装部分器件，应在事理图上注明。
41
规定
事理图中的实现与设计解释中的描述同等。旗子暗记的命名应故意义。逻辑芯片管脚命名与设计解释、逻辑设计解释文档同等。建议旗子暗记命名只管即便和故意义的芯片管脚命名同等。
42
规定
供应各单点网络列表和未连接管脚列表，并逐一确认
43
提示
采取Cadence供应的工具对事理图和PCB的网表同等性进行检讨。
44
推举
事理图打印为PDF文件时，推举利用Arial字体。
45
规定
模块电路不加封面和目录页。
46
规定
模块电路内部位号禁止利用硬属性。
47
规定
模块电路利用Standard库中的inport，outport和ioport和顶层相连。
48
规定
模块电路设计其他规范待添加
2 电路设计
通用哀求
编号
级别
条款内容
备注
1
规定
单板网络的连接必须精确无误。（个人自查）
2
规定
器件之间的接口电平匹配。
3
规定
PECL到LVPECL的接口利用互换耦合（直流平衡情形）或3电阻端接。采取互换耦互助热拔插时需把稳防止因电容积累电荷放电导致器件损伤，可在电容与单板输入/输出接口采取大电阻下拉。
4
规定
单板热拔插对外接口器件选型必须能够知足热拔插哀求。
5
规定
热拔插接口设计，选用的器件内部不许可有从端口对电源的二极管钳位保护网络。
6
提示
在不同电平接口时利用钳位二极管实现接口，须要考虑限定电流。
7
规定
差分旗子暗记应考虑Failsafe功能。
8
提示
理解CMOS器件的闩锁征象，选用不易发生闩锁的器件。（一样平常哀求Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II。）
9
规定
器件事情速率符合设计哀求。
10
推举
在知足系统性能哀求的情形下，只管即便降落旗子暗记的速率，采取慢速器件。
11
规定
凡公司、奇迹部、部门有模块电路、通用电路，能够知足设计哀求者，无分外缘故原由一律采取模块电路。优先选用公司级模块电路。
12
规定
无模块电路可以调用，但是产品约定设计办法或者器件者，无分外缘故原由一律按照产品约定进行设计。
13
规定
相同功能的电路，如无分外哀求应采取相同的电路和器件。
14
规定
利用同一个物料代码下有多个器件，确认每一种器件的能够知足运用哀求。
15
规定
单板上所有有复位管脚的芯片，哀求复位脚软件可控。
16
推举
CPU等的掌握旗子暗记应利用上/下拉电阻担保上电时的状态确定。
17
推举
初次设计CPU、DSP和ASIC的配置管脚的上拉或下拉状态只管即便设计成可调。
18
提示
阅读器件手册时，该当到器件厂商网站上探求最新版本，并理解其版本变更历史和查阅最新版本勘误表。
19
规定
对付设计中的可配置部分（包括为调试设计而终极不安装的部分），必须注明本板在线运行和调试利用的所有配置办法。
20
规定
要考虑器件输出或驱动器输出的驱动能力，等效负载不能超过器件的驱动能力的80%。
21
规定
MCU串口旗子暗记经芯片驱动后，将收发旗子暗记和地引到预留的3Pin插座
22
规定
单板3Pin RS-232串口插座统一定义为：Pin1—本地发送Tx；Pin2—地线；Pin3—本地吸收Rx。
23
规定
通用件率知足奇迹部通用件率的哀求：新板知足90%，改版知足80%。优先选用部门推举的公用器件。
24
规定
25
规定
