•先容•特点•总体概述•产品可用性•用户I/O图••架构描述- Spartan-IIE阵列输入/输出块-可配置逻辑块-块RAM时钟分配:Delay-Locked Loop-边界扫描•开拓系统•配置模块3:直流和开关特性•直流规格-绝对最高评级-推举操作条件-直流特性—上电哀求—“直流输入输出电平”开关特性-引脚到引脚参数- IOB开关特性—时钟分布特性- DLL定时参数—CLB切换特性—块RAM切换特性- TBUF开关特性- JTAG切换特性—配置交流特性模块4:引脚分配表•引脚定义•引脚表先容Spartan®-IIE现场可编程门阵列系列为用户供应高性能、丰富的逻辑资源;丰富的功能集，所有这些都以极低的价格。的七口之家的房屋密度从50,000人不等到600,000个别系门，如表1所示。系统性能支持200mhz以上。功能包括块RAM(至288K位)，分布式RAM(到221,184位)，19个可选I/O标准，4个dll(延迟锁定循环)。快速，可预测的互连意味着连续的设计迭代连续知足韶光哀求。斯巴达- iie家族是一个更好的选择mask-programmed asic。FPGA避免了初始本钱，冗长的开拓周期，以及固有的风险传统的asic。此外，FPGA可编程性许可无需改换硬件即可进行现场设计升级这是必要的(对付asic是不可能的)。特性•第二代ASIC替代技能-密度高达15,552逻辑单元，最多可达60万个别系门-基于Virtex®- e FPGA的流线型特性体系构造-无限的系统内可重编程性-本钱极低-性价比高的0.15微米技能•系统级功能- SelectRAM™分层内存:·16位/LUT分布式RAM·可配置4k位真双端口块RAM·快速连接外部RAM-完备3.3V PCI兼容64位在66mhz和卡总线兼容的—低功耗分段路由架构-高速算术专用进位逻辑-有效的乘数支持-级联链宽输入功能-丰富的寄存器/锁存器与启用，设置，重置—4个专用dll，用于高等时钟掌握·肃清时钟分配延迟·乘法、除法或相移-四个紧张的低倾斜环球时钟分配网络- IEEE 1149.1兼容边界扫描逻辑•通用I/O和封装-无铅酸包选项-各种密度的低本钱包装-通用包的家庭足迹兼容性—19个高性能接口标准·lvttl, lvcmos, hstl, sstl, agp, ctt, GTL·LVDS和LVPECL差分I/O—最多可输入205个差分I/O对;输出，或双向-热插拔I/O (CompactPCI友好)•核心逻辑供电1.8V, I/ o供电1.5V2.5V或3.3V•强大的Xilinx®ISE®开拓完备支持系统-全自动映射，放置和路由-集成设计输入和验证工具-广泛的IP库，包括DSP功能和软处理器总体概述Spartan-IIE系列fpga具有常规、灵巧、可配置逻辑块的可编程体系构造(clb)，周围是可编程的输入输出块(IOBs)。有四种Delay-Locked循环(dll)，骰子的每个角都有一个。两列块RAM位于模具的相对两侧，在clb和IOB列。XC2S400E有四列，XC2S600E有六列块RAM。这些功能元素通过一个强大的通用路由通道的层次构造(拜会图1)。Spartan-IIE fpga通过将配置数据加载到内部静态存储单元中来定制。通过这种方法，无限的重编程周期是可能的。存储这些单元中的值决定了FPGA中实现的逻辑功能和互连。配置数据可以从外部串行PROM(主串行模式)读取，或写入FPGA从串行，从并行，或边界扫描模式。赛灵思供应多种类型的低本钱配置办理方案包括平台Flash系统内可编程配置prom。Spartan-IIE fpga常日用于大批量运用，个中快速可编程办理方案的多功能性增加了效益。Spartan-IIE fpga是空想的缩短产品开拓周期的同时供应了高性价频年夜批量生产的办理方案。Spartan-IIE fpga实现高性能、低本钱操作采取前辈的架构和半导体技能。Spartan-IIE设备供应系统时钟速率超过200mhz。除了具有大批量可编程逻辑办理方案的传统上风外，Spartan-IIE fpga还供应片上同步单端口双端口RAM(块式和分布式形式)，DLL时钟驱动程序，可编程设置和重置所有触发器，快速承载逻辑和许多其他特性。Spartan-IIE家族与Spartan-II家族的比较家庭•更高的密度和更多的I/O•更高的性能•独特的引脚在经济高效的包装•差分旗子暗记- LVDS，总线LVDS, LVPECL•vccint = 1.8v-低功耗-外接电阻5V公差-直接3V公差PCI, LVTTL, LVCMOS2输入缓冲器供电VCCO而不是VCCINT•唯一的大比特流架构描述Spartan-IIE FPGA阵列Spartan®-IIE用户可编程门阵列，如图图3，由五大可配置元素组成:IOBs供应封装引脚之间的接口内部逻辑•clb为布局供应功能元素多数逻辑•每块4096位的专用块RAM存储器•时钟dll用于时钟分布延迟补偿时钟域掌握•多功能多级互贯串衔接构如图3所示，clb构成了中央逻辑构造易于访问所有的支持和路由构造。IOBs位于所有逻辑和存储元件周围，以便轻松快速打开和关闭旗子暗记芯片。存储在静态存储单元中的值掌握所有可配置的逻辑元素和互连资源。这些值在上电时加载到内存单元中，并可以重新加载必要时变动设备的功能。下面几节将详细谈论这些元素。通用场景输入/输出块如图4所示，Spartan-IIE FPGA IOB具有以下特点支持多种I/O旗子暗记标准的输入和输出。这些高速输入和输出是能够支持各种最前辈的内存和总线接口。缺省标准为LVTTL。表3列出支持的几个标准所需参考(VREF)，输出(VCCO)和板端(VTT)电压须要知足标准。为有关I/O标准和终端运用程序示例的更多详细信息，请拜会XAPP179，“利用选择接口”Spartan-II和Spartan-IIE fpga。”这三个IOB寄存器要么是边缘触发的d型触发器或电平敏感锁存器。每个IOB都有由三个寄存器共享的时钟旗子暗记(CLK)和每个寄存器独立的时钟使能(CE)旗子暗记。除了CLK和CE掌握旗子暗记外，三个寄存器共享一个Set/Reset (SR)。对付每个寄存器，这个旗子暗记可以独立配置为同步Set、同步复位、异步预置或异步打消。在框图中没有显示的特性，但由软件，是极性掌握。输入和输出缓冲区所有IOB掌握旗子暗记具有独立极性掌握。可选上拉电阻和下拉电阻弱保护电路连接到每个用户I/O板。之前对配置中不涉及的所有输出进行配置被迫进入高阻抗状态。下拉电阻和弱保持电路是无效的，但输入可随意拉起。在配置之前，上拉电阻的激活在全局根本上由配置模式引脚。如果上拉电阻没有激活后，所有的针都会浮起来。因此,外部引脚上必须有上拉或下拉电阻须要在配置之前具有良好定义的逻辑级别。所有的护垫都有防静电保护放电(ESD)和过电压瞬变。后配置时，钳位二极管连接到VCCOLVTTL, PCI, HSTL, SSTL, CTT, AGP标准。所有Spartan-IIE FPGA IOBs支持IEEE 1149.1兼容的边界扫描测试。输入路径IOB输入路径中的缓冲区直接路由输入旗子暗记内部逻辑和通过一个可选的输入触发器。在该触发器的d输入端可选的延迟元件肃清了板对板保持韶光。延迟匹配到FPGA的内部时钟分布延迟，以及何时用于确保pad-to-pad保持韶光为零。每个输入缓冲区都可以配置为符合任何支持低压信令标准。在某些情形下这些标准的输入缓冲区利用的是用户供应的阈值电压须要供应VREF标准可以近间隔利用的约束条件彼此干杯。拜会I/O银行。每个都有可选的上拉和下拉电阻配置后输入利用。输出路径输出路径包括一个驱动的3状态输出缓冲区输出旗子暗记到焊盘上。输出旗子暗记可为直接从内部逻辑路由到缓冲区或通过可选的IOB输出触发器。输出的三态掌握也可以直接路由从内部逻辑或通过翻转，供应同步启用和禁用。每个输出驱动器可以单独编程为a广泛的压旗子暗记标准。每个输出缓冲器的源电压可达24毫安，接管电压可达48毫安。开车强度和转换速率掌握最大限度地减少总线瞬变。的默认输出驱动器是LVTTL与12毫安驱动强度和缓慢的转换率。在大多数旗子暗记标准中，输出高电压取决于外部供电的VCCO电压。的须要供应VCCO对哪些标准施加了限定可以在彼此靠近的地方利用。拜会I/O银行。一个可选的弱保护电路连接到每个输出。当当选中时，电路监测电源上的电压垫和弱驱动引脚高或低，以匹配的输入旗子暗记。如果引脚连接到多源旗子暗记，弱保持器将旗子暗记保持在其末了状态驱动被禁用。掩护一个有效的逻辑级别Way有助于肃清公交车上的喋喋不休。由于弱保持电路利用IOB输入缓冲器为了监控输入电平，必须有一个得当的VREF电压如果信令标准哀求，则供应。该电压的供应必须符合I/O银行规则。上面描述的一些I/O标准须要VCCO和/或VREF电压。这些电压由外部供应，并连接到做事于组的设备引脚上IOBs，也便是银行。因此，限定存在于在给定的银行中可以组合哪些I/O标准。8个I/O银行的结果，从每个边缘分离FPGA分为两组(见图5)。引脚表显示每个I/O的银行从属关系(见输出表);53页)。每个银行有多个VCCO引脚，必须是连接到相同的电压。电压哀求如下:由利用中的输出标准决定。XC2S50E-6TQG144CXC7K480T-2FFG1156IXCR3128XLXCVU29P-2FSGA2577IXC5VLX85-3FFG1153CXC3S5000-5FG676CXC2S50-5TQ144IXC2C128-7VQG100XC6SLX752CSG484IXC6SLX16FTG256XC95144-15PQ100IXC7K160T-FFG676XC7K480T-L2FFG901IXQR4VSX55-10CF1140VXC9572XL10TQG100CXCF02SV020XC9572-15PC44XCS10XLXCR3128XL-7VQG100IXCS30-3PQG240CXC7V690T-2FFG1761IXC7VX980T-2FFG1926IXC18V01-SO20CXC2S50EXC4VSX25-11FF668IXC4VLX200-10FFG1513IXC3S200-4TQG144XCS20TQ144XCVU11P-2FLGB2104EXCS30XL-4PQ208IXC2S30-5VQ100IXC2S100E-6QG144IXC2VP4-5FGG456IXC2VP30-5FF896IXC3S400AN-4FT256IXC3S700A-4FGG484IXC5VLX155-1FFG1153IXC5VLX85-2FFG676IXC7Z100-2FFG900CXC95144XL-10CS144IXC9536-7VQG44CXC5VFX30T-3FFG665CXC2S100-5TQ144IXC2V250-4FG256CXC4VFX60-10FFG1152CXC7A50T-2CPG236CXCZU4CG-1FBVB900IXC7A12T-2CPG238IXCKU035-2FBVA900EXC9572XL-10PCG44CXCKU115-2FLVF1924EXCKU060-1FFVA1517IXC9536XL-10VQ44CXC3S400-4FGG456CXC3S1000-4FGG456CXC3S2000-4FGG676CXC2S100E-6FT256CXC5VLX50-1FFG324CXC95108-15PC84CXC95108-15PQG100CXC17S40XLPD8IXC3042-100PC84CXC18V01PCG20CXC2S200-6PQ208CXC3S1400AN-4FGG676CXC3S5000-4FGG676IXCS30-3VQ100CXC2S50E-6TQ144IXC3S500E-5FTG256CXC2C256-7PQ208IXC7VX485T-2FFG1927CXC7A35T-L1CSG325IXC2S200-5FG456IXC95108-7TQ100CXCS20-3TQ144CXC3SD1800A-4CSG484IXCKU035-2FBVA676IXC5VLX155T-1FFG1136CXC3S500E-5PQG208CXC6VLX75T-1FFG784IXCKU095-1FFVA1156IXC7K355T-2FFG901CXC7Z020-3CLG484EXC3S1400A-4FGG48CXC3S400-4TQG144XC3S4000-4FGG676XC3S250E-4VQG100EP2AGX260FF35XC6SLX453CSG324CXC6SLX9-L1TQG144CXC5VLX85TXCR3384XL-10FTG256IXCF08PFSG48XCF32PV0G48XCE04S2-10FFG668CXCZU7EG-1FBVB900IXCZU9CG-L1FFVC900IXC9572XL-10VQ44XC7VX690T-2FF1157IXC6SLX100T-3FG676I
