要做一个如下图所示的芯片， 是如何实现的呢？
每一个芯片，如果放大到足够细节， 都是由门电路组成的。
大略的门电路（如反相器）的电路构造如下：
反相器侧视图
反相器俯视图（参考侧视图）
反相器事情事理
那么反相器是如何制作的呢？
首先搞到一块圆圆的硅晶圆, (便是一大块晶体硅, 打磨的很光滑, 一样平常是圆的)
1. 湿洗 (用各种试剂保持硅晶圆表面没有杂质)
2. 光刻 (用紫外线透过蒙版照射硅晶圆, 被照到的地方就会随意马虎被洗掉, 没被照到的地方就保持原样. 于是就可以在硅晶圆上面刻出想要的图案. 把稳, 此时还没有加入杂质, 依然是一个硅晶圆. )
3. 离子注入 (在硅晶圆不同的位置加入不同的杂质, 不同杂质根据浓度/位置的不同就组成了场效应管.)
4.1干蚀刻 (之前用光刻出来的形状有许多实在不是我们须要的,而是为了离子注入而蚀刻的. 现在就要用等离子体把他们洗掉, 或者是一些第一步光刻先不须要刻出来的构造, 这一步进行蚀刻).
4.2湿蚀刻 (进一步洗掉, 但是用的是试剂, 以是叫湿蚀刻).
--- 以上步骤完成后, 场效应管就已经被做出来啦~ 但是以上步骤一样平常都不止做一次, 很可能须要反反复复的做, 以达到哀求. ---
5 等离子冲洗 (用较弱的等离子束轰击全体芯片)
6 热处理, 个中又分为:
6.1 快速热退火 (便是瞬间把全体电影通过大功率灯啥的照到1200摄氏度以上, 然后逐步地冷却下来, 为了使的注入的离子能更好的被启动以及热氧化)6.2 退火6.3 热氧化 (制造出二氧化硅, 也即场效应管的栅极(gate) )
7 化学气相淀积(CVD), 进一步风雅处理表面的各种物质
8 物理气相淀积 (PVD), 类似, 而且可以给敏感部件加coating
9 分子束外延 (MBE) 如果须要长单晶的话就须要这个..
10 电镀处理
11 化学/机器 表面处理
然后芯片就差不多了, 接下来还要:12 晶圆测试13 晶圆打磨
就可以出厂封装了.
我们来一步步看:
图片版权归 https://www.anandtech.com/
1上面是氧化层, 下面是衬底(纯硅) -- 湿洗
图片版权归 https://www.anandtech.com/
2 一样平常来说, 先对全体衬底注入少量(10^10 ~ 10^13 / cm^3) 的P型物质(最外层少一个电子), 作为衬底 -- 离子注入
图片版权归 https://www.anandtech.com/
3先加入Photo-resist(光刻保护), 保护住不想被蚀刻的地方 -- 光刻
图片版权归 https://www.anandtech.com/
4.上掩膜! (便是那个标注Cr的地方. 中间空的表示没有遮盖, 黑的表示遮住了.) -- 光刻- 掩膜的制作方法下文会讲到。
图片版权归 https://www.anandtech.com/
5 紫外线照上去... 下面被照得那一块就被反应了 -- 光刻
图片版权归 https://www.anandtech.com/
6.撤去掩膜. -- 光刻
图片版权归 https://www.anandtech.com/
7 把暴露出来的氧化层洗掉, 露出硅层(就可以注入离子了) -- 光刻
图片版权归 https://www.anandtech.com/
8 把保护层撤去. 这样就得到了一个准备注入的硅片. 这一步会反复在硅片上进行(几十次乃至上百次). -- 光刻
图片版权归 https://www.anandtech.com/
9 然后光刻完毕后, 往里面插入一块少量(10^14 ~ 10^16 /cm^3) 注入的N型物质就做成了一个N-well (N-井) -- 离子注入
图片版权归 https://www.anandtech.com/
10 用干蚀刻把须要P-井的地方也蚀刻出来. 也可以再次利用光刻刻出来. -- 干蚀刻
图片版权归 https://www.anandtech.com/
11 上图将P-型半导体上部再次氧化出一层薄薄的二氧化硅. -- 热处理
图片版权归 https://www.anandtech.com/
12 用分子束外延处理长出的一层多晶硅， 该层可导电 -- 分子束外延
图片版权归 https://www.anandtech.com/
13 进一步的蚀刻, 做出风雅的构造. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻
图片版权归 https://www.anandtech.com/
14 再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物质, 此时把稳MOSFET已经基本成型. -- 离子注入
图片版权归 https://www.anandtech.com/
15 用气相积淀 形成的氮化物层 -- 化学气相积淀
图片版权归 https://www.anandtech.com/
16 将氮化物蚀刻出沟道 -- 光刻 + 湿蚀刻
图片版权归 https://www.anandtech.com/
17 物理气相积淀长出 金属层 -- 物理气相积淀
图片版权归 https://www.anandtech.com/
18 将多余金属层蚀刻. 光刻 + 湿蚀刻
重复 17-18 长出每个金属层
-----------------------
以上解释了每个步骤，那么光刻详细是怎么操作的呢? 如何操作比头发丝还要小的工具来实现呢?
比如说我们要做一个100nm的门电路(90nm technology), 那么实际上是这样的:
这层掩膜是第一层, 大概是10倍旁边的大小
连续制作掩膜：
分辨率可以达到 2000line / mm (不适用于um级别以下的 设计 )
制作方法: 首先: 须要在Rubylith 上面刻出一个比想要的掩膜大个20倍的形状 (大概是真正制作尺寸的200倍), 这个形状就可以用激光什么的刻出来, 只须要微米级别的刻度.
然后:
对它进行“拍照”， 相片便是我们须要的掩膜
如果要拍的"照片"太大, 也有分区域照的方法.
金属掩膜(metal mask):
制作过程:1. 先做一个Emulsion Mask, 然后用Emulsion Mask以及我之条件到的17-18步做Metal Mask。
2. 利用电子束 Electron beam 进行精加工:
大概长这样
制作的时候移动的是底下那层. 电子束不移动.就像打印机一样把底下打一遍.
好处是精度特殊高, 目前大多数高精度的(<100nm技能)都用这个掩膜. 坏处是太慢...
做好掩膜后，实际芯片上的大小通过以下公式打算：
Feature Size = klamda / NA
k一样平常是0.4, 跟制作过程有关; lamda是所用光的波长; NA是从芯片看上去, 放大镜的倍率.
以目前的技能水平, 这个公式已经变了, 由于随着Feature Size减小, 透镜的厚度也是一个问题了
Feature Size = k lamda / NA^2
实在掩膜可以做的比芯片大一些. 至于详细系编制作方法, 一样平常是用高精度打算机探针 + 激光直接刻板. Photomask(掩膜) 的材料选择一样平常也比硅晶片更加灵巧, 可以采取很随意马虎被激光汽化的材料进行制作.
-----------------------
大部分附图, 来自AnandTech | An Introduction to Semiconductor Physics, Technology, and Industry ,
附图的步骤在每幅图的下面标注, 一共18步。
在当代各种工艺中， 步骤远远不止这18步，还有很多奇门遁甲之术也被用在了这个过程中。 不过大体的步骤八九不离十。
终极成型大概长这样:
成品剖面图， 图片版权归 https://www.anandtech.com/
个中, 步骤1-15 属于 前端处理 (FEOL), 也即如何做出场效应管
步骤16-18 (加上许许多多的重复) 属于后端处理 (BEOL) , 后端处理紧张是用来布线. 最开始那个大芯片里面能看到的基本都是布线! 一样平常一个高度集中的芯片上险些看不见底层的硅片, 都会被布线隐瞒住.
版权归原网站 (ANAND TECH) 以及原作者所有, 仅供示意参考。
之前的芯片图来自我自己（知乎-呆涛）的设计。
