当时，ViewLogic 公司刚刚推出一款业内速率最快的 Verilog 逻辑仿真器，名为 Viewlogic Chronological Simulator，并为此注册了专用的牌号VCS。
由于 VCS 是专门为 Verilog 措辞而设计，以是有很多朋友，乃至业内人士都把 VCS 称为 Verilog Compilation Simulator。
通过对 Viewlogic 公司的收购，与 Cadence 一样，Synopsys 得到了支持 VHDL 和 Verilog 两种市占率最高硬件描述措辞的逻辑仿真器工具。个中，VSS 用于 VHDL 措辞，VCS 用于 Verilog 措辞。
与此同时，Verilog 措辞的初期标准化事情已经在1995年完成，名为IEEE-1394标准。越来越多的数字芯片设计企业开始从VHDL转向Verilog。
由此，Synopsys 利用 VCS 超强性能来快速攻占 Verilog 仿真器市场，再合营已经声名鹊起的 Design Compiler，搭建了逻辑仿真和逻辑综合之间稳固的桥梁。
对付当时的芯片设计企业来说，先用 VCS 进行逻辑仿真，创造逻辑问题并修复，然后用 Design Compiler 进行逻辑综合来判断芯片的物理概况，已经成为了一种习气。
直到本日，VCS 和 Design Compiler 都是大型逻辑芯片设计企业的首选 EDA 验证和综合工具。
直到本日，逻辑仿真器一贯是芯片验证流程中不可获取的一部分。随着芯片功能越来越繁芜，设计规模越来越大，仿真的韶光变得越来越漫长。
在新千年以来，如何降落逻辑仿真的运行韶光成为重中之重，同时也是最具寻衅的课题。
只管，我们本日可以采取硬件仿真（Emulation）的办法来极大加速仿真过程，但是它的条件条件非常苛刻，利用起来也很麻烦，本钱非常高，而且调试未便利。
以是，并行仿真看起来便是最有希望的办法。
经由二十多年的研究和发展，并行逻辑仿真已经取得了一些成果。当多核处理器时期来到之后，逻辑仿真器开始基于多核处理器进行提速。
要实现多核处理器上的并行逻辑仿真，第一个关键的步骤是对设计进行切分（partition）。切分的策略将直接影响并行仿真的效果。
各位可以想象一下，逻辑设计本身是十全十美的，设计师每每从设计之处就考虑并行仿真。这与我们的思维办法有关系。
切分成多个部分之后，它们之间的接口关系将变得更加繁芜，将直接影响仿真效率。因此，切分又被分成了两个过程：粗切和精切。
粗切的含义是将大设计切成一些大模块，然后分配到不同的做事器中；而精切的含义是将大模块连续切分，将设计分配到不同的线程或者处理器中。
把稳到，粗切的办法后来被广泛运用到其他软件或者算法中，称为“分布式并行打算”；而精切的办法被称为“多线程并行打算”。
理解了切分的事理之后，设计师可以故意识地进行赞助切分，以达到更好的并行效率。同时，根据做事器硬件条件的异同，仿真器也可以有针对性地进行赞助分配，同样可以提升并行效率。
本日，我们采取“机器学习”手段来优化切分和分配的策略，便是另一个话题了。
那么，我们可能会想到，如果将一个设计无限切分下去，是不是可以极大提高仿真效率？
答案是否定的。
我们不能忽略切分后，多核处理器和多个做事器系统之间的通信开销（communication overhead）。
根据阿姆达尔（Amdahl）定律的辅导，多核处理器的加速性能被通信开销所制约：加速比 = 单核处理韶光 /并行处理韶光 + 通信韶光）
可以看到，由于通信韶光的存在，加速比无法实现线性提升，而且存在一个极限。
根据摩尔定律的辅导，单核处理器的速率越来越快，同时并行处理韶光也会缩短。如果我们想要缩短通信韶光的开销，可以考试测验利用共享存储（shared-memory）的办法来降落数据交互韶光。
幸运的是，随着工艺特色尺寸的缩小，我们确实能在有限的面积里堆入更多的存储器，让多核处理器发挥更大的性能上风。
但是，随着设计规模的增长，无论是共享存储还是单核算力提升，都无法从根本上办理通信开销的问题。
由于存储器容量提升的同时，我们并没有能力彻底改变存储器的架构，因此存储参与韶光（access time）并没有得到显著减少。
这个问题被后来的学者们总结为“存储墙”问题。
我们可以得到一个初步的结论：多核处理器的发展并不能同比例提升并行仿真的性能，除非通信开销能被同比降落。
正是由于这样，要真正探求降落通信开销的方法，必须大动兵戈地从软件算法和硬件架构上做文章。这也是硬件仿真器得以发展的根本动力。
最近十多年，工业界和学术界也开始研究用图形处理器（GPU）来进行逻辑仿真加速。
比较传统的中心处理器（CPU）来说，GPU 是完备基于并行打算的目的而设计的架构。为此，GPU 架构与 CPU 架构有着实质的差异。GPU 的核心数量非常多，但每个核心都非常大略，不能实行繁芜的运算和掌握。
针对数字电路设计的逻辑仿真来说，要在 GPU 上进行仿真，相称于将设计进行大规模精切，而且设计代码也要进行分外处理。
说白了，我们须要照着 GPU 架构的样子来写符合它运行规则的设计代码。
实在，这并不是什么新鲜事。只不过，我们已经习气了照着 CPU 架构来写程序，须要进行一下设计思维的改变而已。
但是，正如人类的大脑思维进化成本日这样，也不是一朝一夕的事。改变，一定会很困难。
那么，采取 GPU 进行逻辑仿真到底能有多大的功效呢？学者们进行过很多考试测验与试验，他们成功地在 GPU 上运行了一系列逻辑仿真案例，但得到的结论基本同等。
首先，GPU 核心数量非常多，这就意味着通信开销本身就很高。因此，那些不须要大量数据交流的运用处景就比较实用。
例如，基于门级网表的零延迟后仿中，GPU 就展现出了非常强的加速比。不过，我们一旦加入了通信延迟（delay），通信开销将显著提升，并没有比传统 CPU 的逻辑仿真更有效。
其次，基于 GPU 架构的并行仿真过程中，我们更难进行调试。无论是中间结果的提取，还是旗子暗记的可见性，都难以在 GPU 架构上得到易用性提升。
末了，在设计验证过程中，合营逻辑仿真功能的一系列测试勉励（testbench）、验证环境如 UVM 平台等等全都要基于 GPU 的特性来重构。这些问题给基于 GPU 的逻辑仿真带来了难以超过的寻衅。
在逻辑仿真这片天地里，无论是软件本身，还是工程师用户，我们对逻辑仿真器的性能有几个共同的评价标准。
首先，基于同样的设计和硬件，谁的逻辑仿真器能跑得更快。这紧张看单核 CPU 上的运行性能。毕竟，并不是所有的设计都规模弘大。
其次，对付并行处理的支持和优化，谁的仿真器做得更好。这便是针对较大规模的设计而言，谁能跑得更快了。
不过，把逻辑仿真结果跑出来只是完成了个中一个义务，对付工程师来说，逻辑设计必定涉及到多次优化和迭代，因此调试功能的易用性和方便程度也是一个考量的指标。毕竟，工程师用得顺手，无形之间也会加速开拓进度。
末了，逻辑仿真只不过是全体芯片设计验证中的一个环节，它注定要与其它的流程与环境兼容，这同样须要工程师大量的开拓韶光。
如果一款逻辑仿真器能够支持多种设计措辞，还能支持多种仿真模式，如行为级仿真、功能性仿真、门级仿真，乃至晶体管级仿真，那么它将有能力覆盖更多的设计流程，从而拥有更多的用户。
纵不雅观 EDA 历史，无论是开源仿真器，还是商用仿真器，已经有多达70多款逻辑仿真器曾经留下过痕迹，或者正在被工程师利用。
这些仿真器程序大部分是开源工具，而本日市情优势行的商用逻辑仿真器已经不到十款。
这些商用逻辑仿真器中以三大EDA巨子的产品为主，霸占了绝大多数的市场，如Synopsys VCS、Cadence Xcelium 和 Siemens EDA（Mentor Graphics） QuestaSim。
大多数的开源或者商用逻辑仿真器都支持 Windows 和 Linux 操作系统，同时也支持各色设计措辞，如 VHDL、Verilog、SystemVerilog、SystemC、PSL、FLI 等等。
但是，数字设计市场中占比最大的 VCS 和 Xcelium 却独独不支持 Windows 系统。
7.5 Quickturn 入局1999年，Cadence 收购了一家做硬件仿真器（Emulator）的公司，名为Quickturn Design Systems。
要理解这家公司的更多细节，我们就不得不回到本书的开头，那位名叫黄炎松的男人。
作为 ECAD 公司创始团队之一的黄炎松，与SDA公司合并后没过多久就在1990年景了一家新公司，名叫PiE Design Systems。
这家公司聚焦的产品方向是硬件仿真器，这个方向在未来将被称作超大规模集成电路芯片设计的“刚需”。
根据黄炎松自己对公司名字的定义，PiE 代表着 Polish、Innovate 和 Enjoy，意思便是“创新须要被负责打磨，才能让用户感到很享受”（我自己翻译的哈）。
上世纪90年代往后，数字集成电路的规模已经达到了10年前无法想象的规模。
大略来说，总体的设计步骤变多，设计流程变长，而芯片终极的上市韶光也因此变长。
为了能进一步构建逻辑设计和终极硅片之间的比较关系，我们肯定希望在芯片变成成品之前就能“看看”它真正的运行效果。
软件仿真是一种方法，但无法支持更大规模，由于它的实质还是将逻辑设计变成处理器支持的措辞，再利用处理器来进走运算，其效率可想而知。
1980年代后期，随着FPGA的涌现，我们可以提前用硬件仿真的办法将自己设计的核心逻辑进行更加快速的仿真，由于在 FPGA 里已经帮我们把一些通用的接口、处理器、存储器等放在了芯片中。
不过，早期的硬件仿真方案支配起来非常麻烦且耗时，以至于须要非常资深的专家才能玩转。否则，支配硬件仿真器的韶光可能比设计芯片本身来的韶光还要长。
由于这种支配麻烦的毛病，到了1990年代，一些初创公司开始考试测验用新的技能方法来实现高效的硬件仿真。
首先，一家名为Meta Systems 的法国公司在90年代初期构想了一种专用的FPGA架构，将仿真器完备以物理的形式放入FPGA中。
与一样平常的通用FPGA不同的是，它完备是为了大容量仿真而设计的架构，当然也不能用到其它系统中。
其余，IBM 当初也设计过硬件仿真器，但没有商用。它的架构思路不是基于 FPGA，而是基于处理器设计的定制硬件仿真芯片。
这种系统的架构可以供应配置的灵巧性，增加调试的效率，而且编译速率更快、耗时更少，但本钱更高。
PiE Design公司推出第一款产品的时候，就遭遇了一些麻烦。Quickturn公司认为 PiE Design 陵犯了它的专利，因此提出了诉讼，这导致PiE Design公司将近两个季度颗粒无收。
黄炎松回顾当时的情景时说，“Quickturn 齐心专心想干掉 PiE，以是我们最初提出并购的时候，他们没有揭橥任何感想。”
大约一年后，诉讼案没能在短韶光内有所讯断，PiE Design 的产品开始进入市场并逐步得到了用户的偏爱。
因此，当黄炎松再一次碰着 Quickturn 当时的 CEO 凯特·罗伯（Keith Lobo）的时候问道：“为什么我们不能联合起来呢？这个市场里，大家都挺困难。”
罗伯没有经由太多思考，回答：“Let’s do it。”
两家合并之后的1993年，Quickturn 成功在美国 IPO。
Quickturn 这家公司除了产品以外，更令全体 EDA 行业所记住的，是他个中一任 CEO 菲尔·考夫曼（Phil Kaufman）。在前面的故事里，他已经涌现了很多次，也该把他的事情好好说一说了。
菲尔·考夫曼在1964年和1966 年分别得到了密歇根大学电气工程的学士和硕士学位。毕业后，考夫曼在 Interstate Electronics 公司和 Computer Automation 公司担当过工程师。
后来，考夫曼在1976年加入了英特尔公司的微处理器部门，成为了一名设计经理。
由于微处理器越来越繁芜，设计韶光也随之越来越长，为了考试测验缓解这类问题，考夫曼在1982年创立了 Silicon Compiler Systems 公司，为用户供应一些高端EDA工具来加速设计韶光。
逐步地，考夫曼创造未来大量的设计韶光会耗费在验证和仿真上，因此又离开自己创立的公司，在1988年加入 Quickturn，成为了 CEO。
就这样，Quickturn 在考夫曼的带领之下，将自己的产品成功打入了英特尔、IBM、惠普等等头部半导体及系统公司。
然而，在1992年7月17日，考夫曼在日本拜访客户的时候突发心脏病去世。这对付 Quickturn 来说是非常沉重的打击，罗伯继任了考夫曼的 CEO 岗位。
1994年，EDA 同盟为了纪念考夫曼为 EDA 领域做出的精彩贡献设立了菲尔·考夫曼奖，用于表彰为 EDA 做出精彩贡献的个人。后来，这个奖项被业内比喻为“EDA届的诺贝尔奖”。
7.6 硬件仿真器三角债1996年，Mentor Graphics 收购了 Meta Systems，为未来名为 Veloce硬件仿真系统做好了准备。
Synopsys 也想加入这个市场，同样在1996年收购了 Arkos 公司，希望能在基于处理器的定制硬件上得到地位。
然而，在推出Arkos硬件仿真器一年后，Synopsys 认定计策失落败，迅速将技能和专利以500万美元现金加950万美元等值股票卖给了 Quickturn。
1998年，Cadence 收购了 Quickturn，成为了唯一一家供应基于处理器的定制仿真系统，也为未来名为 Palladium 硬件系统做好了准备。
直到2012年，Synopsys 收购了另一家名为 Emulation Verification Engineering（EVE）的法国公司，才将硬件仿真器业务回归。
显然，EVE公司与此前的 Meta Systems 有着说不清道不明的关系。EVE公司的硬件仿真器名叫 ZeBu，意思是 Zero Bug。
它总是与 Xilinx 的最新款FPGA 深度绑定，从而在硬件上确保了常用常新。他们认为，只要专注在软件设计和系统架构就能够开拓出与未来市场所能匹配的硬件仿真器。
由此，硬件仿真器的市场被 EDA 三巨子所垄断，而它们采取的技能方案都各不相同。
Mentor Veloce 是基于定制的 FPGA，Cadence Palladium 是基于定制的处理器，而 Sysnopsys ZeBu 是完备采取市场最前辈的通用 FPGA。
只管，本日硬件仿真器的竞争格局已经落下了帷幕，但是在市场竞争的过程中，有一些值得业内人士津津乐道的故事。
1992年，Mentor 为了剥离硬件事情站业务而转向 EDA，进行了业务重组。因此，Mentor 将手头的一些硬件资产和专利出售给了 Quickturn 公司。
过了几年，Quickturn 公司开拓出了第一代硬件仿真器，用于繁芜 SoC 的仿真与验证（实际上技能来源于 IBM）。由于它的速率快、容量大，逐渐成为了很多大型集成电路设计企业的标配。
三年后，Mentor 创造硬件仿真器这个业务非常有前景，于是决定重新进入这个市场。
1996 年 5 月，Mentor 完成了对法国 Meta 系统公司的收购，得到了一些硬件仿真器产品。在收购过程进行中，Mentor 就已经将这些产品拿回美国发卖。
Quickturn 公司为了减缓竞争态势，经由调查之后，认为 Meta 和 Mentor 陵犯了自己的专利。这些专利很有可能是自己当初从 Mentor 手里买过来的。
不然，Meta 和 Mentor 为何能在短短一两年里开拓出竞品？因此， Quickturn 公司向国际贸易委员会（ITC）提起诉讼。
1996年8月，国际贸易委员会裁定，禁止 Mentor 在美国宣扬和发卖 Meta 制造的产品。一年后，美国联邦巡回法院也确认了这项禁令。
不仅如此，在1997年12月，国际贸易委员会发布了一项更加严格的禁令，哀求 Mentor 至少在2009年4月28日之前都不能在美国宣扬和发卖任何 Meta 公司在境外生产的硬件仿真器。
除此之外，Quickturn 还向 Mentor 起诉专利侵权的索赔。Quickturn 哀求索赔2.25亿美元，而 Mentor 坚称只须要赔付最多520万美元。
这样的讯断无疑锁去世了 Mentor 发展硬件仿真器业务的道路。在这个变革非常快的行业里，锁了10年基本就意味着出局了。
因此，Mentor 不得不采取更加激进的手段来为自己争取利益。于是，Mentor 聘请了法律专家阿瑟·安德森（Arthur Andersen）来研究如何破局。
1997年10月，安德森为 Mentor 准备了一份报告，提出了收购 Quickturn 的想法。
1997年12月，在即将被禁售 Meta 产品的同时，Mentor 启动了针对 Quickturn 的“恶意”收购操持，聘请了专业的财务顾问来主导收购事宜。
1998年初，收购团队进行了初步的剖析和审查，认为当前 Quickturn 的股价比较高，大概率无法达成收购，而且收购本钱超出了预期。因此， Mentor 决定在1998年上半年按兵不动。
等到了1998年5月，转机涌现。亚洲涌现了金融危急，市场疲软，前景溘然变得暗淡。同时，Quickturn 的股价开始下跌。
Mentor 认为机会来了，开始实行收购操持，想在三个月内收购足够多的Quickturn 流利股票来掌握其董事会。
1998年8月12日，Mentor 宣告对 Quickturn 所有的普通股进行现金招标要约，价格是12.125美元一股。
这个价格比 Quickturn IPO 时候的发行价要赶过50%，但是比1998年2月的均匀股价要低20%。
由此可见，在1998年下半年来进行进攻性收购，对付 Mentor 来说确实是一个不错的考试测验。
当然，这还只是收购的第一步。第二步，Mentor 还要办理那些非流利股股东手里的股票问题。
同样，第一步完成之后，Mentor 仍操持以12.125 美元来收购剩余股票。
在美国，根据威廉姆斯法案，Quickturn 公司须要在收到 Mentor 的进攻性收购要约之后十天内关照其股东，自己要做出什么样的应对。
于是，Quickturn 的董事会在1998年8月13日、17日和21日，举行三次会议。
商业活动是不会参杂太多私人感情的。Quickturn 在十天内要回答的问题，实在很大略，接不接管 Mentor 的报价？
但是，要妥善回答这个问题，核心的内容便是 Quickturn 到底值不值这个价了。
于是，Quickturn 在几家投行中选择了 Hambrecht & Quist（H&Q）对自己进行全面的估值，情由是该公司比较于其他有名投行，H&Q 对付 EDA 行业比较熟习。
接下来的几天里，Quickturn 与 H&Q 的联合团队险些没有韶光睡觉，细致地剖析了当前的经济前景、公司未来的营收、产品操持等等内容。
终极，联合团队认为 Quickturn 到2000年，营收将展现出乐不雅观的形势，并且有希望实现30% 的收入增长。
因此，Quickturn 董事会在十天到期的时候，明确谢绝了 Mentor 的报价，情由便是报价的代价不敷。
不过，Quickturn 也知道 Mentor 不会善罢甘休，因此急速启动了两项防御方法。
首先，Quickturn 的董事会修订了公司的部分章程，许可持有10%以上股份的股东召开特殊股东大会，而且发起特殊股东大会的韶光要在股东们确实收到约请后100天以上才可以举行。
这个条款意味着，就算 Mentor 得到了很多 Quickturn 股票，要临时召开大会来提出更多的收购要约，就至少被延迟100天的韶光。
这算是一种缓兵之计。
其次，Quickturn 的董事会还修订了股东权利操持，取消了“去世亡之手（dead hand）”制度，而采取递延赎回的办法，并且在新当选董事会就职后6个月以上才能进行赎回。
这些并购交易的观点和含义，我就不在这里阐明了。总之，Quickturn 利用这个办法专门设计和针对 Mentor 的进攻性收购，将 Mentor 实现收购的进度确定地推迟了至少9 个月的韶光。
只管如此，Mentor收购Quickturn 股票的操持一贯在实行。然而，在1998年12月9日，Cadence 公司提出以每股14美元的价格收购 Quickturn。这比 Mentor 提出的12.125 美元的价格要高15%以上。
没想到 Quickturn 欣然答应了这笔交易。不知道是不是有人跟 Cadence 透露了 Quickturn 的内部估值。总之，这个突如其来的事宜让 Mentor 此前一年的努力付之东流。
于是，在12月15日，Mentor 对 Quickturn 提出诉讼，希望能阻挡 Cadence 的收购发起。但是，韶光并不站在 Mentor 这边。
到了1999年1月初，Mentor 吸纳的 Quickturn 股票数量还是不敷一半，而 Cadence 在1月5日又将收购的报价提到了每股15 美元。
1月7日，Mentor 也考试测验提出同样的报价来吸纳 Quickturn 的股票，但是已经来不及了。
1月8日，Mentor 对外宣告放弃针对 Quickturn 的进行性收购。可见，那一年的圣诞节假期，大家都没过好。
就这样，Cadence 成为了末了的胜利者，或者说，Cadence 成为了拯救 Quickturn 的“白衣骑士”。
不过，Cadence 还将连续承接此前 Mentor 和 Quickturn 之间的专利诉讼。由此，Cadence 一举得到了硬件仿真器的业务和市场，并且节制了与 Mentor 在这个业务上竞争的先机。
2001年，Cadence 正式推出划时期的硬件仿真器产品 Palladium。直到本日，Palladium 系列硬件仿真器都是业内最精良的产品之一。
