也便是说为了节约这部分功耗，X电容要只管即便小，这个节约本钱倒也是同等的。但是必要的情形下，为了降落损耗也不得不多花点钱了，也便是用专门的X电容放电芯片，比如CAPZero或者HF81。这类芯片可以 自动检测AC是否掉电，以是在正常事情的时候险些没有损耗。这类芯片放在桥前面都须要有相应的安规认证的，也都是比较可靠的。
也有一些吧这个功能集成到主控芯片里面的，比如FAN6756。有一个HV脚通过两个二极管直接接到AC，同时实现X电容放电和启机的功能。
有些运用须要采样AC电压或者Bus电压，比如做过零检测、继电器或电机掌握之类的。这个采样电阻又是一大块损耗。如果有必要也有可能的话，可以用一个管子在待机状态下把采样电阻断开。
虽然没这么做过，但听说是可行的。个人觉得这个管子要把稳两点，一是要足够的耐压;二是要放在旗子暗记的上端以防后端芯片过压，(图中赤色箭头位置)，为了做到这一点就要有个足够高的驱动电压。
接着说整流桥的后面。在母线上会有很多高压器件，以是须要特殊把稳泄电。300V的母线每10uA就产生3mW的损耗。
半导体器件一样平常来说都还好，像整流桥、MOSFET，关断时的泄电基本都在1uA以下。高温情形下会大得多，但是空载损耗基本也只看常温条件，没有负载电路本身也没什么热量产生。
电解电容的泄电在有些情形下就不能忽略了，电容越大泄电越强，基本上是和CV成正比关系的。而且电容的质量参差不齐，质量差的电容泄电要大好几倍。可以测试一下如果达到10uA这个数量级了利用的时候就要小心一些了。
对了，如果是比较老的或者低本钱的开关电源芯片，还有一组启动电阻挂在高压母线上，用来供应启机的初始电流，正常事情后一样平常由赞助绕组供电，启动电阻就没有用了，但是功耗还在那里。
现在内置高压启动电流源的芯片都不新鲜了，没必要举例。还用电阻做启动的话那是明显没有把待机功耗做低的诚意了。
电源芯片前面已经提过了，故意做低待机功耗，至少要先一个有内置高压启动电流源的掌握芯片。如果真没有的话，也至少要外搭一个。 一些没有高压引脚的芯片也供应一个掌握引脚来连接外置的高压开关管。这样便是BOM繁芜一点。
芯片本身的功耗是IccVcc/Ƞ。 Icc是事情电流，Vcc是事情电压，Ƞ是转换效率。由于芯片稳定事情的事情电压一样平常都来自赞助绕组，以是Ƞ取决于开关频率和功率电路的设计，后面也会陆续提到影响转换效率的一些成分。
就目前看到的水平，AC/DC类的功能电源芯片，只要功能不是特殊繁芜的，Icc都该当能做到百uA这个数量级。只有一些很繁芜的芯片，比如PFC+LLC combo这种，或是大功率电源中所采取的数字芯片耗电才会在mA级别。特殊大功率的电源有时会采样赞助电源的办法来节约待机功耗。
Vcc则是取决于赞助绕组的设计。为了是芯片功耗最小化，设计的时候当然应采取只管即便低的供电电压。只是要把稳赞助绕组供应的电源一样平常会随着负载减轻而降落。必须担保Vcc在空载条件下也能保持在最低事情电压以上。
芯片的掌握办法可以说是决定待机功耗最主要的一环。相信大家都清楚，轻载或空载状态下，开关损耗在转换效率中占主导地位。所以为了降落待机功耗，大部分电源芯片都采纳载轻降频的掌握办法。以中小功率常用的反激电源为例，现在比较盛行的一种复合掌握模式如下，重载时采取PWM，随着负载减轻频率低落，在靠近空载的区域采取Burst的事情模式进一步降落开关频率。
这种掌握办法在实际运用中有一个抵牾须要考虑。理论上来说保持最大的ipk可以再空载状态下得到最低的开关频率（1/2 Lmipk^2fs）。但开关频率在20kHz一下就会有噪音的问题，从这个角度来看就须要ipk越小越好。因此在实际运用的时候就须要找到最佳的折衷设计了。
实际上Burst的办法也有一些细节是值得把稳的。每隔100ms连出10个开关和每10ms出一个开关，看起来均匀频率是一样的，但转换效率会不会有差别呢？仔细考虑还是会有一写差异的。比如反激电源中，有RCD钳位电路中的能量每次Burst都是充满再放光的，这样的话连出的开关数多一点会比较好。
LLC的情形会不一样，由于LLC的Burst基本前一两个周期把能量已经都输出来了，后面再开关基本上只剩励磁电流了，换句话说后面出的开关都是在做无用功，除了产生开关损耗外没干别的。这样便是连出的开关数少一点会比较好。
原边反馈和副边反馈的芯片在待机功耗上的表现也是有所差异的。大家都知道原边反馈的好处是省了光耦和TL431，但可以说还有一个附赠的礼品便是降落了空载损耗，由于光耦和TL431也都不是省油的灯。
这里是一个范例的副边反馈的配置，空载状态下范例的偏置电流都在500uA-1mA之间，那么假设副边和赞助绕组的供电都是12V的话，这里就产生了10-20mW的损耗。哦，别忘了还要考虑转换效率
有人减小偏置电流来降落这部分损耗，但是别忘了，满载时的偏置电流空载时还要小很多。这样做可能会影响全体的环路性能乃至失落调。
再谈谈一些周边赞助电路设计的影响。
RCD是比较常用的接管电路，紧张是接管漏感的能量以限定开关管上的尖峰电压。相信大家都清楚，RCD如果做的太强的话会对效率有很明显的影响，那自然也会影响轻载效率和待机功耗。如果考虑到待机状态下电源都是事情在极低频率的Burst状态下的话，实际上C的大鄙视待机功耗的影响比R要大得多，由于每次C都会充满再放光的。这部分能量就像一个假负载挂在那里 一样
从这个角度出发，有一种做法是把C彻底拿掉，用一个TVS来代替，这样就拿掉了这个“假负载”。
在多路输出的运用里面还有一些小手段可以减小待机功耗的，之条件到过作反馈用的光耦和431的损耗，这里再补充一点。在多路绕组输出的运用里面，光耦和431的偏置电流该当取自电压最低的那一起，（当然是在不影响反馈性能的条件下），这样可以非常明显的节约待机功耗。
有一种在家电、智能家居运用中非常常见的两路输出的构造，是基于LDO的。一样平常比较高的电压是18V、12V等供风扇、继电器或者背光的，再通过一个LDO供应稳定的5V或3.3V给MCU。由于风扇、继电器这些基本上在待机状态下都是不用的，那么就可以用MCU供应一个待机旗子暗记，把18V、12V降到5-6V只要能保持MCU正常事情就行了。这个是从系统的角度出发来实现节约的。
