而STM32微掌握器的时钟树则是可配置的，其时钟输入源与终极达到外设处的时钟速率不再有固定的关系，本文将来详细解析STM32微掌握器的时钟树。图1是STM32微掌握器的时钟树，表1是图中各个标号所表示的部件。
标号 图1标号释义
1 内部低速振荡器（LSI，40Khz）
2 外部低速振荡器（LSE，32.768Khz）
3 外部高速振荡器（HSE，3-25MHz）
4 内部高速振荡器（HIS，8MHz）
5 PLL输入选择位
6 RTC时钟选择位
7 PLL1分频数寄存器
8 PLL1倍频寄存器
9 系统时钟选择位
10 USB分频寄存器
11 AHB分频寄存器
12 APB1分频寄存器
13 AHB总线
14 APB1外设总线
15 APB2分频寄存器
16 APB2外设总线
17 ADC预分频寄存器
18 ADC外设
19 PLL2分频数寄存器
20 PLL2倍频寄存器
21 PLL时钟源选择寄存器
22 独立看门狗设备
23 RTC设备
图1 STM32的时钟树
在认识这颗时钟树之前，首先要明确“主干”和终极的“分支”。假设利用外部8MHz晶振作为STM32的时钟输入源（这也是最常见的一种做法），则这个8MHz便是“主干”，而“分支”很显然是终极的外部设备比如通用输入输出设备（GPIO）。
这样可以轻易找出第一条时钟的“脉络”：
3——5——7——21——8——9——11——13
对此条时钟路径做如下解析：
对付3，首先是外部的3-25MHz（前文已假设为8MHz）输入；
对付5，通过PLL选择位预先选择后续PLL分支的输入时钟（假设选择外部晶振）；
对付7，设置外部晶振的分频数（假设1分频）；
对付21，选择PLL倍频的时钟源（假设选择经由分频后的外部晶振时钟）；
对付8，设置PLL倍频数（假设9倍频）；
对付9，选择系统时钟源（假设选择经由PLL倍频所输出的时钟）；
对付11，设置AHB总线分频数（假设1分频）；
对付13，时钟到达AHB总线；
在上一章节中所先容的GPIO外设属于APB2设备，即GPIO的时钟来源于APB2总线，同样在图1中也可以寻获GPIO外设的时钟轨迹：
3——5——7——21——8——9——11——15——16
对付3，首先是外部的3-25MHz（前文已假设为8MHz）输入；
对付5， 通过PLL选择位预先选择后续PLL分支的输入时钟（假设选择外部晶振）；
对付7，设置外部晶振的分频数（假设1分频）；
对付21，选择PLL倍频的时钟源（假设选择经由分频后的外部晶振时钟）；
对付8，设置PLL倍频数（假设9倍频）；
对付9，选择系统时钟源（假设选择经由PLL倍频所输出的时钟）；
对付11，设置AHB总线分频数（假设1分频）；
对付15，设置APB2总线分频数（假设1分频）；
对付16，时钟到达APB2总线；
现在来打算一下GPIO设备的最大驱动时钟速率（各个条件已在上述要点中假设）：
1) 由3所知晶振输入为8MHz，由5——21知PLL的时钟源为经由分频后的外部晶振时钟，并且此分频数为1分频，因此首先得出PLL的时钟源为：8MHz / 1 = 8MHz。
2) 由8、9知PLL倍频数为9，且将PLL倍频后的时钟输出选择为系统时钟，则得出系统时钟为 8MHz 9 = 72MHz。
3) 时钟到达AHB预分频器，由11知时钟经由AHB预分频器之后的速率仍为72MHz。
4) 时钟到达APB2预分频器，由15经由APB2预分频器后速率仍为72MHz。
5) 时钟到达APB2总线外设。
因此STM32的APB2总线外设，所能达到的最大速率为72MHz。依据以上方法读者可以征采出APB1总线外设时钟、RTC外设时钟、独立看门狗等外设时钟的来龙去脉。接下来从程序的角度剖析时钟树的设置，程序清单如下：
void RCC_Configuration(void)
{
ErrorStatus HSEStartUpStatus; （1）
RCC_DeInit(); （2）
RCC_HSEConfig(RCC_HSE_ON); （3）
HSEStartUpStatus = RCC_WaitForHSEStartUp(); （4）
if(HSEStartUpStatus == SUCCESS) （5）
{
RCC_HCLKConfig(RCC_SYSCLK_Div1); （6）
RCC_PCLK2Config(RCC_HCLK_Div1); （7）
RCC_PCLK1Config(RCC_HCLK_Div2); （8）
FLASH_SetLatency(FLASH_Latency_2); （9）
FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable); （10）
RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9); （11）
RCC_PLLCmd(ENABLE); （12）
while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET); （13）
RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK); （14）
while(RCC_GetSYSCLKSource() != 0x08); （15）
}
}
以上是ST官方所供应的STM32时钟树配置函数，读者首先要知道3点
1、ST所供应的库函数在函数和变量命名上有非常良好的规范性和易读性（虽然有点冗长），即便没有注释，也可从函数名和变量名来大致判断该函数或变量所包含的意义。
2、其次，读者应从上图区分出各个总线和对应的时钟：个中PLLCLK表示PLL锁相环的输出时钟，SYSCLK表示系统时钟，HCLK表示AHB总线的时钟，PCLK1表示APB1总线的时钟，PCLK2则表示APB2总线的时钟。
3、9、10两句代码的浸染是设置STM32内部FLASH的等待周期。做如下阐明：STM32的内部用户FLASH用以存储代码指令供CPU存取以实行，STM32的CPU的最大速率已知为72MHz，但FLASH无法达到这么高的速率，因此要在CPU存取FLASH的过程中插入所谓的“等待周期”，显然CPU速率越快，所要插入的等待周期个数越多，原则是
1）当CPU速率为0 ~ 24MHz时，不须要插入等待周期，即等到周期个数为0；
2）当CPU速率为24 ~ 48MHz时，插入1个等待周期；
3）当CPU速率为48MHz ~ 72MHz时，插入2个等待周期；
有以上三点准备之后，开始解析这段程序：
（1）定义一个ErrorStatus类型的变量HSEStartUpStatus；
（2）将时钟树复位至默认设置；
（3）开启HSE晶振；
（4）等待HSE晶振起振稳定，并将起振结果保存至HSEStartUpStatus变量中；
（5）判断HSE晶振是否起振成功（假设成功了，进入if内部）；
（6）设置HCLK时钟为SYSCLK的1分频；
（7）设置PLCK2时钟为SYSCLK的1分频；
（8）设置PLCK1时钟为SYSCLK的2分频；
（11）选择PLL输入源为HSE时钟经由1分频，并进行9倍频；
（12）使能PLL输出；
（13）等待PLL输出稳定；
（14）选择系统时钟源为PLL输出；
（15）等待系统时钟稳定；
上述代码中对时钟树的配置顺序为（对应图中标号）:
3——11——14——15——7——21——8——9
通过比拟创造，程序中对时钟树的配置顺序并不是依次从图中由左到右、由上到下配置的，这是为什么呢？事实上这个问题相信大部分读者都可以自己阐明：电子设计天下的思维和操作办法，其顺序每每和日常生活是不一样的，比如人们常常先给电视机连接电源，再打开电视机开关；先把大水管的总闸打开，再打开小水龙头；总而言之是一种由“主”到“次”的顺序。转移到最常见的51单片机的开拓平台，开拓职员每每先把定时器的分频数，重载值等参数配置好，末了才启动定时器计数；先把各个外设的中断打开，末了再打开总中断；这和人们的生活习气实在恰好相反，是一种先“次”后“主”的顺序。
至此，理解STM32的时钟树便是轻而易举的事情了。
以上图文内容均是EEWORLD论坛网友losingamong 原创，在此感谢。
欢迎微博@EEWORLD
如果你也写过此类原创干货请关注微信订阅号（ID：eeworldbbs，将你的原创发至：bbs_service@eeworld.com.cn，一经入选，我们将帮你登上头条！
与更多行业内网友进行互换请上岸EEWORLD论坛。
