它是一种内存时序，指的是内存在处理各种任务时，碰着的固有延迟的一种数值描述。
大略讲，便是CPU在向内存索要数据，或者在向内存写入数据的时候，内存要经历一系列的操作，才能把CPU想要的数据给出来或写进去，这一系列的操作所须要花费的韶光周期便是内存时序。
这四个数值分别表示CL，tRCD，tRP，tRAS，单位ns。这个数值越短，表示延迟越低，内存的性能越好。
其实时序还有很多，只不过这四个参数相对来说比较主要。
在讲解之前，我们理解一下内存是怎么存取数据的。首先要知道SDRAM(内存颗粒)，DDR便是将这些颗粒集成在一起，然后再加一个掌握器。
内存在存取数据时，因此行列的办法进行，跟excel表格类似，通过行列办法定位数据，这个表格我们称为逻辑BANK(L-BANK)。
SDRAM内部L-BANK示意图 8X8阵列
B：L-BANK（逻辑logic bank）地址编号
C：column列支持编号
R：row行地址编号
如果我们要找到BANK中的黄色位置，先指定L-BANK地址B1，然后指定行地址R6，再指定列地址C4，终极就能找到寻址单元。
谈到BANK，我们顺便理解一下RANK这个观点（常常随意马虎搞混，分不清楚）
DDR数据存储时，以64bit数据线为例，CPU每次从内存里面读取数据都是一次64bits，而内存颗粒一样平常没有64bit，大多为4bits，8bits，16bits。为了凑够CPU访问所需的64bits，假设每个颗粒是8bits，就须要8个颗粒并在一起，并在一起的8个颗粒就叫Rank。
假设内存芯片基本上是8个L-BANK地址，也便是8个这样的表格。
在理解数据如何存取后，下面详细看一下这四个参数：
1、tRCD
内存行地址传输到列地址的延迟韶光为tRCD（RAS to CAS delay），由于在行激活命令发出之后，芯片存储阵列电子元件相应须要一定的韶光。
大略说，在内存掌握器吸收到行的指令后，须要等待一定的韶光才能访问这一行，这个等待韶光便是tRCD。
tRCD以时钟周期为单位，例：tRCD=2，代表延迟两个时钟周期。
这个参数对系统影响不大，由于程序存储数据到内存中是一个持续过程。同一个程序中一样平常都会在同一行中寻址。
2、CL
内存先确定了行，要想找出数据，还须要确定列，这时我们就能准确的找到目标数据。
内存确定了行数之后，还须要等待一定的韶光才能访问详细列数，这个等待的韶光便是CL，CL便是列地址访问的延迟韶光，是时序中最主要的参数。
关于CL这里必须强调几点：
CL(CAS Latency，CAS潜伏期)，在频率相同的情形下，CL值越小，内存速率越快。由于CL只在读取时涌现，以是CL又被称为读取潜伏期。CL的值随着内存频率的增加而增大。CL数值也以时钟周期数表示，因此必须知道内存的频率才可以知道CL延迟的详细韶光，比较才会更故意义，例：DDR-400内存，CL=2.5，时钟频率为200MHz，实际CL=12.5ns。
DDR2-800内存，CL=5，时钟频率为400MHz，实际也是CL=12.5ns。
二者一样。
选择购买内存时，最好选择同样CL值的内存，不同速率的内存混插在系统内，会以较慢的那块内存来运行，从而造成资源的摧残浪费蹂躏。3、tRP
tRP（RAS Precharge Time ）行预充电韶光。如果当前寻址的存储单元是B1、R5、C2。如果接下来的寻址命令是B1、R6、C2，由于是同一L-Bank的不同行，那么就必须要先把R5关闭，才能对R6进行寻址。
从开始关闭现有的事情行，到可以打开新的事情行之间的间隔便是tRP，单位也是时钟周期数。
4、tRAS
tRAS，表示内存行有效至预充电的最短周期 ，可以大略理解成内存写入或读取数据的一个韶光，一样平常靠近前三个参数的总和。
调度这个参数必要结合详细状况而定，常日咱们最好设在5－10之间。这个参数要根据实际状况而定，并非说越大或越小就越好。
若tRAS的周期太长，会影响系统的性能。
若tRAS的周期太短，则可能因短缺足够的韶光而没法完成数据传输，随意马虎引起数据丢失或破坏。该值常日设定为CAS latency + tRCD + 2个时钟周期。
末了大略概况一下：
硬件条记本，一起学习电路设计、PCB设计、仿真、调试以及EMC知识
更多干货文章请点击关注：
搞懂元器件，就搞懂了电路的一半
一起学习吧：
硬件条记本|加群
