防护器件是否真的可有可无？
众所周知，IC（集成电路）的发展遵照着摩尔定律，已经持续了超过半个世纪。摩尔定律指的是：当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。这一定律揭示了信息技能进步的速率。而如今，顶尖的光刻技能已能顺利实现5nm芯片的量产，未来还将朝着3nm，1nm乃至更小的线宽发展。摩尔定律见告我们，芯片行业要向前发展，必定要用到更小的线宽技能。而更小的线宽对付芯片来说，也暴露出一个致命的问题：ESD免疫力大幅低落。线宽减小对片内ESD能力的影响 I
通过片内ESD的防护履历，我们知道，要想芯片达到同样等级的ESD防护能力，片内所需的单位防护面积是少不了的。随着芯片内部的线宽越来越小，要想实现同样HBM下，2KV的ESD能力，在0.13um制程下，只需占用5%的单位面积，而到了7nm制程下，会达到惊人的58%。这种情形对付任何厂家来说，本钱上都难以接管。线宽减小对片内ESD能力的影响 II
芯片行业的发展趋势表明，更小线宽的芯片必将面临着更弱的ESD防护能力。JEDEC和ESDA协会也都赞许将45nm制程下，片内ESD的防护标准由原来的HBM 2KV 下调至1KV。而对付更小线宽的制程，片内ESD的防护标准也还会连续下调至500V，乃至更低。这也意味着，片内的ESD能力离我们系统的哀求越来越远，而片外的ESD防护势在必行。芯片ESD能力变弱的应对
那我们该如何应对线宽减小对芯片ESD防护带来的寻衅呢？
答案很大略：外加得当的保护器件。
片内ESD防护 片外ESD防护对付片内的ESD防护，我们不能把它看作唯一的防护手段，而应看作次级防护。外加保护器件的好处是，它可以放置在接口处，当外部有瞬态能量过来的时候，可以第一韶光导到地上去，从而减小了能量的耦合与辐射的滋扰。总结
芯片遵照着摩尔定律发展的同时，其片内的ESD能力却在逐步低落。随着片内ESD保护的难度系数及本钱越来越高，业界面临的现实情形便是只能捐躯片内的ESD防护能力；而对付我们整机ESD哀求不变、乃至加严的哀求来看，片外的ESD防护必将是不可或缺的。
