本文采取高速浮点处理器DSP作为嵌入式翱翔掌握系统的核心处理芯片，可实时地完成系统运算和掌握，充分发挥DSP在数字旗子暗记处理方面的技能上风[5]。设计了一种基于的多路串行通信接口电路，采取异步通信协议芯片和3-8译码器实现多路串行通信接口的集成与扩展，底层驱动基于TI的实时操作系统内核SYS/BIOS进行开拓。不但减小了软件开拓难度，而且可以保障系统的稳定性，使得开拓周期大大缩短。
1 硬件电路设计
1.1 系统架构设计
基于DSP处理器的多路串行通信接口系统（以下简称接口系统）紧张由掌握电路和接口电路组成，系统架构如图1所示。个中，掌握电路是系统的核心处理模块，紧张包括DSP处理器、存储器、复位电路、时钟电路、电源电路和JTAG等赞助电路；接口电路是实现多路串行通信的模块，紧张包括协议处理器、译码器、隔离电路和电平转换电路等。
1.2 掌握电路设计
核心处理器DSP选用TI的浮点运算低功耗芯片TMS320C6748，其主频为456 MHz，具有高达3 648 MIPS和2 756 MFLOPS的运算能力。
时钟电路采取时钟旗子暗记为24 MHz OSC外部时钟晶体输出。
电源电路采取集成电源供电办法，即内核电压和I/O电压通过同一块电源模块供电，内核电压为1.2 V，I/O电压为1.8 V和3.3 V，本系统采取了效率较高的电源管理芯片TPS650061RUK，其效率可以到90％，而且哀求的压降小。
复位电路采取基于IPM811复位芯片进行设计，该芯片不仅具有上电复位和手动复位功能，而且还具有电源电压监控功能，可输出最小持续韶光为140 ms的低电平有效复位旗子暗记。
RAM存储器采取TI的低功耗高速RAMMT47H64M16芯片，可为DSP供应更大的程序实行/数据存储空间。Flash存储器采取SPANSION公司的S29GL128N芯片，用于系统软件的固化存储。
1.3 接口电路设计
协议处理器采取TL16C754芯片，它是一款通用异步串行通信掌握器，具有自动软件/硬件流掌握能力，具有可以储存、缓冲两个异步时钟之间数据传输[6]的64字节FIFO，并且通过可编程实现不同触发水平来中断；可体例数据为5 bit、6 bit、7 bit或8 bit，用于UART并行数据和串行数据的格式转换。译码器采取3-8译码器74LS138芯片，可进行8 bit数据转换。
系统通过TMS320C6748的EMIF数据总线与16C754A的8 bit数据总线连接，将TL16C754的地址配置在EMIF映射空间内，TMS320C6748的EMIF地址总线通过3-8译码器74LS138用于扩展8 bit片选旗子暗记，实现对8路RS422接口旗子暗记的选通。
隔离电路采取ADI公司的六通道数字隔离器ADuM7643，实现接口电路的数字隔离。
电平转换电路采取驱动总线收发器MAX490，实现RS422旗子暗记收发功能。它是一款低功耗收发器，用于RS422等串行数据接口标准系统中[7]，内部有驱动和吸收两个模块，最大传输速率为2.5 Mb/s。
在硬件设计中，采取EMIF接口8位数据线与TL16C754端口逐一对应，担保DSP与外部设备的正常通信，当外部数据发送过来，会触发DSP的外部中断。在译码器电路中，通过3个地址旗子暗记产生8路不同的片选旗子暗记，当译码器产生一起选通，对应的并行数据就会传输到总线上，等待吸收，接口电路事理图如图2所示。
2 驱动软件实现
DSP驱动软件是基于TI的SYS/BIOS操作系统进行设计开拓，开拓环境选择CCS5.5(Code Composer Studio)。系统的软件分为：系统初始化模块、UART驱动模块、系统中断模块。利用SYS/BIOS的多线程中断掌握来实现多路串行通信接口的功能，系统上电后硬件系统自动将Flash存储器中的程序加载到256 KB的片内存储器中开始运行。
首先，实行对设备的CPU初始化，运行cinit初始化运行环境，调用SYS/BIOS系统函数初始化系统配置；然后调用main函数，完成EMIF总线与时钟等的初始化，完成系统自检、数据构造初始化、UART初始化等事情。在main函数结束返回后，调用BIOS_start，使能硬件中断，开始按优先级检测并实行串口硬件中断做事子程序，软件的功能在这些中断任务的驱动下完成，串口中断紧张完成数据的吸收。
本系统的软件紧张由DSP完成EMIF总线的读写时序和TL16C754的寄存器掌握旗子暗记。
(1)系统的初始化。初始化紧张包括PLL配置，管脚复用掌握寄存器（PINMUXReg）的配置，电源掌握寄存器(PSC)的配置。由于TMS320C6748的管脚大多是复用的，以是须要根据运用条件配置相应的PINMUX寄存器。PSC是C67x的一大特色，通过配置PSC可独立掌握芯片某一部分的供电，可以最大限度地降落功耗。
(2)GPIO中断配置。TMS320C6748没有独立的外部中断引脚，是通过配置GPIO作为中断源旗子暗记，在配置中断时应把稳配置中断的方向和触发办法。
(3)时序掌握。通过配置CE4CFG寄存器对CE4空间的读写操作进行掌握。CE4CFG可以掌握建立、选通、保持韶光和数据宽度。本文将UART扩展在EMIFA的CE4空间商，CE4扩展空间的基地址为0x64000000，对UART进行读写操作时，对0x64000000地址进行操作即可。DSP处理器通过WE、OE和CE4旗子暗记掌握串口芯片，但须要3 bit地址线和CE4通过译码器片选8路UART旗子暗记。DSP对异步接口的读取周期由建立韶光、选通韶光和保持韶光组成。其关键程序设计如下：
EMIFWaitTimingConfig(SOC_EMIFA_0_REGS，CHIP_
SELECT_4，EMIFA_ WAITTIME_CONFIG(1,2,1,1,2,1,0))；
(4)多路UART中断掌握。TL16C754芯片供应4路中断旗子暗记，以是采取8路UART共享一个中断资源的办法，在SYS/BIOS中调用中断4（INT4）并行处理8路UART数据，个中止处理流程如图3所示。
3 系统试验验证
3.1 单路串行接口测试
随机选取一起串口进行试验测试。首先，将接口系统的通信接口与PC的RS232串口相连，PC按指定的配置参数启动串口通信，利用上位机测试软件，向接口系统发送数据。该接口系统采取中断办法对串口数据进行吸收，数据吸收完全后，接口系统会将数据转发出来，PC收到后将其与原始数据比较，考验是否同等，若同等，上位机测试软件显示串口测试成功，其测试结果如图4所示。试验结果表明，单路串行通信接口数据传输完端赖得住。
3.2 双路串行接口测试
现场测试时，随机选取接口系统的两路RS422串口与外部的GPS吸收机和IMU的串口连接，接口系统的通信接口与PC的RS232串口连接。利用两个串口同时吸收GPS吸收机和IMU数据帧，存入相应的数据缓存单元。接口系统DSP内部驱动不断检测是否吸收到一帧的GPS和IMU数据，若精确收到，则利用上位机测试软件显示出来，并以数据文件的格式存储下来。试验测试后，打开数据文件，所设计的多路串行通信接口能完全地吸收GPS和IMU数据。其测试结果如图5所示。试验结果表明，双路串行通信接口数据传输完端赖得住。
4 结论
本文对基于DSP的多路串行通信接口系统进行了设计，该系统硬件接口电路大略，调试方便。采取DSP的EMIF掌握办法完成数据的传输，通过异步通信协议芯片和译码器实现接口的集成与扩展，办理了DSP内部存储器与外设之间数据传输的速率问题，减轻了DSP的运算负荷，提高了串行通畅的实时性和可靠性。底层驱动基于SYS/BIOS实时操作系统设计开拓，不但减小软件开拓难度，而且可以保障系统的稳定性，使得开拓周期大大缩短。通过试验测试，所设计的多路串行通信接口系统能够吸收多路数据，数据传输完端赖得住，现已运用于某预研项目中，为其后续的开展供应了有力保障。
参考文献
[1] 于凤芹.TMS320C6000DSP构造事理与硬件设计[Ｍ].北京：北京航空航天算夜学出版社，2008.
[2] 张晓峰，李悦丽，黎旭日，等.一种基于FPGA和SC16C554实现多串口通信的方法[J].电子技能，2009，46(6)：34-36.
[3] 李海洋.基于DSP和FPGA的多功能嵌入式导航打算机系统设计[D].南京：南京航空航天算夜学，2003.
[4] 刘凤新，赵坚固.基于FPGA的多路并行独立串口的实现[J].仪表技能与传感器，2010(11)：44-46.
[5] 史晓锋，李铮，蔡志权.基于DSP的高速数据采集与处理系统[J].电子技能运用，2001，27(6)：78-80.
[6] 喻少林，韩波，李平.基于FPGA的飞控打算机多路串行通信设计[J].打算机工程，2011，37(20)：242-245.
[7] 蒋艳红.基于FPGA的UART设计与运用[J].打算机工程，2008，34(21)：225-226.
作者信息:
杨庆国，陈 军，肖贵林
(湖南云箭集团有限公司，湖南 长沙410100)
