文章目录
[+]
内容：Cadence事理图库文件引脚名重复处理方法；
来源：实际利用得出；
浸染：先容2种处理Cadence事理图库文件引脚名的方法；
PCB环境：Cadence 16.6，orCAD环境；
日期：2019-03-09；
=====================分割线========================
立题详解：
对Cadence-orCAD而言，在绘制事理图库时，其与AD和PADS有所差异，个中就包含一条主要差异，即：同一元件库中，引脚名不能重复，否则会报错，导致此元件模型无法利用，后续无法天生网表；
本次先容2种处理Cadence事理图库文件引脚名的方法，可根据实际情形须要进行不同方法的选用；
先容如下
举例为“TPS5430芯片”进行解释，“TPS5430”为“DCDC电源管理芯片”，电路大略、芯片体积小、价格便宜、负载功率可知足大部分需求，因此过去比较喜好利用这款IC进行BUCK电路设计；
绘制的TPS5430元件库如下所示，按“Ctrl+S”进行保存后，其报出警告信息，表示“两个引脚命名重复”：
方法1：
对以上问题，可人为添加后缀，对其进行名称区分，如下所示：
此时，按“Ctrl+S”进行保存后，则不会报出警告信息，元件创建完成；
方法2：
针对以上问题，可修正“引脚属性”为“power”，对“power属性引脚”，orCAD软件不会对其进行严格命名检讨；
在添加引脚时，引脚属性默认为“passive”，如下图所示:
修正后，示例如下所示：
此时，按“Ctrl+S”进行保存后，则不会报出警告信息，元件也可创建完成；
