一样的，旗子暗记在PCB上走线当碰着PCB的阻抗突变了，旗子暗记也会发生反射。
我们以光的反射类比旗子暗记的反射。光的反射，指光在传播到不同物质时，在分界面上改变传播方向，返回原来物质中的征象。光在碰到介质界面时，其折射率和反射率由。光芒在临界面上的反射率仅与介质的物理性能，光芒的波长，以及入射角干系。同样的，旗子暗记/电磁波在传输过程中，一旦传输线瞬时阻抗发生变革，那么就将发生反射。旗子暗记的反射有一个参数叫作反射系数（ρ），打算公式如式。
式中，Z1为变革前的阻抗；Z2为变革后的阻抗。假设PCB线条的特性阻抗为50Ω，传输过程中碰着一个空想的100Ω的贴片电阻接地，那么反射系数利用公式打算得到：
旗子暗记有1/3被反射回源端。反射系数ρ打算公式的推导过程，此处不展开。
旗子暗记沿传输线向前传播时，每时每刻都会可能发生阻抗变革，如PCB走线宽度变革，PCB厚度变革，换层，电阻，电容，电感，过孔，PCB转角，接插件，器件管脚；这个阻抗可能是传输线本身的，也可能是中途或末端其他元件的。对付旗子暗记来说，它不会区分到底是什么，旗子暗记是否反射，只会根据阻抗而变革。如果阻抗是恒定的，那么他就会正常向前传播，只要阻抗发生了变革，不论是什么引起的，旗子暗记都会发生反射。
不管是COMS电路还是SSTL电路，抑或是射频电路，电路设计工程师希望全体传输链路阻抗都是同等的，最空想的情形便是源端、传输线和负载端都一样。但是实际总是事与愿违，由于发送真个芯片内阻常日会比较小，而传输线的阻抗又是50Ω，这就造成了不匹配，使旗子暗记发生反射。这种情形在并行总线和低速旗子暗记电路中常常涌现，而常日对付高速SerDes电路而言，芯片内阻与差分传输线的阻抗是匹配的。
如果确实涌现了阻抗不匹配，常日的做法是在芯片之外采取电阻端接匹配来实现阻抗同等性。常用的端接办法有源端端接、终端并联端接、戴维宁端接、RC 端接、差分端接等。那端接电阻要利用几颗？端接电阻怎么放置？阻值是选择多大呢？
1）点对点拓扑构造
在先容端接之前，先理解下电路的拓扑构造。电路的拓扑是指电路中各个元件之间的连接关系。常见的电路拓扑构造包括点对点的拓扑、星型拓扑、T型拓扑、菊花链拓扑等，最大略的拓扑便是点对点拓扑构造的连接设计。点对点设计也是最常见的电路拓扑设计，尤其是在高速电路中险些都是点对点的连接设计。点对点虽然大略，但是这种拓扑设计限定了带负载的数量。点对点设计，由于驱动真个内部阻抗与传输线的阻抗常常不匹配，很随意马虎就会形成旗子暗记反射，使旗子暗记失落真。这便是一个旗子暗记完全性问题。
如图所示是点对点的拓扑构造，由驱动端、传输线和吸收端组成。
点对点无端接拓扑构造
在这个电路拓扑中，其吸收真个旗子暗记波形如图所示。
点对点无端接的旗子暗记波形
从波形上剖析，旗子暗记在高电平时稳定电压在1.8V，但是最大值达到了2.619V，有819mV的过冲；最小值达到了-731mV，低于0V达到了731mV。这种情形在电路设计中须要只管即便避免，由于这么大的过冲很随意马虎损毁芯片，纵然不损毁，也存在可靠性的问题。以是，在设计中须要把过冲降落，只管即便担保电压幅值在电路可接管的范围内，如此案例只管即便担保知足1.8V+/-5%。这时就须要通过 端接电阻来改进旗子暗记质量。
2）源端端接
源端端接设计也叫串联端接设计，是一种常用的端接设计。端接办法是只在芯片端出来之后添加一颗端接电阻，只管即便靠近输出端。在此电路构造中，关键的是加多大阻值的电阻，须要根据电路的实际情形进行仿真或打算确认。打算的原则是源端阻抗Rs与所加端接电阻R0的值即是传输线的阻抗Z0。在前面的点对点拓扑构造中，加入端接电阻值为33Ω的R1，其电路拓扑构造如图所示。
源端端接拓扑构造
此时在吸收端得到的旗子暗记波形如图所示。
源端端接后的波形
利用源端端接后，原来的存在的过冲已经基本肃清，旗子暗记质量得到极大的改进。在加入源端端接电阻之后，旗子暗记的上升沿变缓，上升韶光变长。
源端端接在电路匹配时，可以使电路匹配得非常好，但是并不是适宜于每一种电路设计。源端端接有自身的一些特性，大致归纳如下。
（1）源端端接非常大略，只须要利用一颗电阻即可完成端接。
（2）当驱动端器件的输出阻抗与传输线特性阻抗不匹配时，利用源端端接在开始就可以使阻抗匹配；当电路不受终端阻抗影响时，非常适宜利用源端端接；如果吸收端存在反射征象，就不适宜利用源端端接。
（3）适用于单一负载设计时的端接。
（4）当电路旗子暗记频率比较高时，或者旗子暗记上升韶光比较短（特殊是高频时钟旗子暗记）时，不适宜利用源端端接。由于加入端接电阻后，会使电路的上升韶光变长。
（5）得当的源端端接可以减少电磁滋扰（EMI）辐射。
3）并联端接
并联端接即把端接电阻并联在链路中，一样平常把端接电阻在靠近旗子暗记吸收真个位置，并联端接分为上拉电阻并联端接和下拉电阻并联端接。电路图如图32.5所示。
并联端接拓扑构造
端接电阻值R0与传输线的阻抗同等。利用并联端接后，其吸收真个旗子暗记波形如图所示。
并联端接后的旗子暗记波形
从波形上剖析，过冲基本被肃清。上拉并联端接的波形低电平有很明显的上移，下拉并联端接的波形高电平有很明显的下移。不管是上拉并联端接还是下拉并联端接，旗子暗记波形的峰峰值都比利用源端端接时要小一些。
并联端接放在吸收端，以是能很好地肃清反射，利用的元件也只有电阻。
从电路构培养可以看出，纵然电路保持在静态情形，并联端接依然会花费电流，以是驱动的电流需求比较大，很多时候驱动端无法知足并联端接的设计，在特殊是多负载时，驱动端更加难以知足并联端接须要花费的电流。以是，一样平常并联端接不用于TTL和COMS电路。同时，由于幅值被降落，以是噪声容限也被降落了。
4）戴维宁端接
戴维宁端接便是利用两颗电阻组成分压电路，即用上拉电阻R1和下拉电阻R2构成端接，通过R1和R2接管反射能量。戴维宁端接的等效电阻必须即是走线的特性阻抗。电路拓扑构造如图所示。
戴维宁端接拓扑构造
利用戴维宁端接后，其吸收真个旗子暗记波形如图所示。
戴维宁端接后的旗子暗记波形
从上述旗子暗记波形剖析，戴维宁端接匹配的效果也非常好，也基本能肃清过冲的影响。
戴维宁端接办法，由于一贯存在直流功耗，以是对电源的功耗哀求比较多，也会降落源真个驱动能力。从旗子暗记吸收真个波形可以看出，戴维宁端接的幅度降落了，以是噪声容限也被降落。同时，戴维宁端接须要利用两颗分压电阻，电阻的选型也相比拟较麻烦，使很多电路设计工程师在利用这类端接时总是非常谨慎。
DDR2和DDR3的数据和数据选通信号网络的ODT端接电路就采取了戴维宁端接。
5）RC端接
RC端接在并联下拉端接的电阻下面增加一颗电容，并下拉到地，以是RC端接是由一颗电阻和一颗电容组成的端接。RC端接也可以看作是一种并联端接。电阻值的大小即是传输线的阻抗，电容值常日取值比较小。RC端接电路的拓扑如图所示。
RC端接拓扑构造
利用RC端接后，其吸收真个旗子暗记波形如图所示。
RC端接后的旗子暗记波形
从吸收真个波形剖析，RC端接也使过冲基本被肃清了。RC端接能非常好的肃清源端带来的反射影响，但是RC电路也有可能导致新的反射。由于RC端接电路中有电容存在，以是电路静态时的直流功耗非常小。
旗子暗记波形的低电平电压提升了很多，以是RC端接后电路的噪声容限被降落。RC端接后，由于引入了RC延时电路，以是旗子暗记波形边沿也明显的变缓慢，其变革程度与RC端接的电阻值和电容值有直接关系。以是，RC端接并不适宜非常高速的旗子暗记及时钟电路的端接。同时，RC端接办法须要利用电阻和电容两颗器件。
从上面剖析的几种电阻端接类型来看，基本都能达到电路匹配端接的效果，使旗子暗记在通报过程中保持旗子暗记不失落真，即知足旗子暗记完全性的设计哀求。对付电子产品设计而言，这是一个别系工程，个中涉及各个方面，包括旗子暗记完全性设计与电源完全性，也包括电磁兼容性、电路可靠性、可加工性、本钱等。那么在利用电阻端接来办理反射问题时，也要考虑到这些方面的缘故原由。在实际项目的运用中，就须要根据项目工程的运用选择电阻端接的类型。
总而言之，从电气性能的角度来讲，电阻端接匹配不仅仅可以改进旗子暗记质量，还可以用于掌握旗子暗记边沿变革的速率，即掌握旗子暗记的上升韶光；也可以改变旗子暗记电平的类型，即起到转换的浸染。
本文是由旗子暗记完全性专家 蒋修国撰写，收录在《硬件十万个为什么——无源器件篇》
