CD4000系列逻辑电路工作事理及其基本应用-十进制计数器CD4017_时钟_脉冲

CD4017内部逻辑构造图

十进制计数器实际上是一个串行的移位寄存器，它由前一级的输出端去触发后一级的输入端，这种构造的计数用具有构造大略、事情可靠、速率快并且只需单个输入端即可进行计数，2输入端与门即可实现译码输出。

当加上清零脉冲后，Q1～Q5均输出0，由于Q1的数据输入端D1是Q5输出的反码，因此当输入第—个时钟脉冲后，Q1输出1，这时Q2-Q5均依次进行移位输出，Q1的输出移至Q2，Q2的输出移至Q3，如果连续输入脉冲，则Q1为新的Q5，Q2-Q5依次移位输出。

5个约翰逊计数器统共可以输出32种二进制计数组合，十进制输出只用到了个中的十个计数输出，但由于电路的随机性，可能会输出不须要的22种状态，即伪码状态。
为了避免这种状态的输出，在第三级的计数器前增加了由两级门电路组成的逻辑处理部分，D触发器的输出并不直接连到下一级的输入端，这样在上电的瞬间，能够快速进入我们所须要的十种计数输出。

CD4017有3个输入端：清零端R及时钟输入端CP、CR

当在清零端R施加高电平或正脉冲时，计数器清零，此时只有Q0输出高电平，别的输出均为低电平；

CP和CR为两个时钟输入端，个中CP为上升沿输入端，CR为低落沿输入端。
CP和CR具有互锁关系，当利用CP输入时，CR端要接低电平，利用CR计数时，CP端要接高电平。

CD4017有10个译码输出端Q0-Q9，它随着时钟脉冲的输入依次涌现高电平。
为了级联方便，芯片还设有进位输出端QC，每输入10个时钟脉冲，就会输出一个进位脉冲，作为下一级计数器的时钟输入旗子暗记。

CD4017真值表

CD4017引脚排序

CD4017引脚排序如上图所示。
个中Q0-Q9为十个计数输出端，CP及CR为时钟脉冲输入端，INH为禁止端，CO为进位输出端，VDD为电源正极，VSS为电源负极。
CD4017的事情电源范围为3-15V。

CD4017与NE555构成的流水灯电路

上图为NE555与CD4017构成的流水灯电路。
个中NE555作为时钟振荡电路，通过调节电位器RP的阻值，可以改变振荡输出频率。
由NE555振荡输出的旗子暗记进入CD4017的时钟输入端CP，每输入一个时钟旗子暗记，CD4017移位输出高电平驱动LED发光，不断地输入时钟旗子暗记，Q0-Q9就会循环输出高电平驱动LED形成流水灯效果。
通过CO端级联下一个CD4017，就可实现多个LED的流水灯效果。
个中，电路中的EN端即为INH端。