技能研讨会上，西安交通大学任鹏举教授针对片上网络设计中最基本和最关键的观点及知识进行讲解，重点先容网络拓扑构造、路由算法、流掌握、路由器的微体系构造以及缓存同等性的通讯需求。任教授不仅是西安交通大学人工智能与机器人研究所副所长，还担当中国人工智能家当发展同盟芯片组秘书长，他提出片上互连网络是多核/众核处理器的关键技能，随着集成电路半导体工艺的发展，单芯片内将汇合成越来越多的处理内核，多核芯片的涌现使得传统处理器研究重心逐渐由追求单一内核的打算能力转移到片上通讯能力的研究，进而充分组织和发掘多核芯片的并行处理能力。片上互连网络的设计方法为多核芯片的通讯互连供应了一种卓尔有效的办理方案，从高性能打算机到嵌入式片上系统（SoC），该设计方法已经被越来越多的多核芯片所采取，成为了SoC技能中的核心内容之一。通过任教授的讲解，不仅可以让更多工程师理解片上网络这一前辈技能，同时还能启示大家去探索更加前辈的片上网络设计方案。
来自Arteris中国区的技能支持高等经理冯存荣师长西席，曾多年从事数字IP技能支持、芯片设计及架构等事情。他表示，片上网络互连 IP可以大幅度改进片上通信和数据流，利用 FlexNoC 物理感知 NoC IP 可以加速 SoC 创建。Arteris 的 FlexNoC 5 是领先的片上网络互连 IP，被环球顶级半导体和系统设计团队广泛采取，可加速片上系统的开拓。最新一代 FlexNoC 5 互连及其集成的物理感知技能，有助于帮助客户缩短芯片设计周期，同时减少互连面积和功耗的特定运用封装。
时昕博士深耕IP&EDA以及SoC芯片行业二十余年，肩负传智驿芯科技首席计策官的重任。在他看来，多核/众核处理器对打破摩尔定律的限定有很大帮助。集成电路工艺在摩尔定律的使令下飞速发展，单位面积上的晶体管数量不断增加，须要SoC集成度不断提升，处理器核之间的互连架构必须能够供应具有较低延迟和高吞吐率的做事，并且具有良好的可扩展性，片上网络正成为一项寻衅。海内芯片设计企业常日面临着既要缩短产品的上市韶光，又要能够供应足够差异化的压力，传智驿芯致力于以SoC内核心的互连网络为出发点的子系统IP及SoC芯片设计方案的开拓，凭借领先的IP&EDA工具和海内顶尖车规设计履历，以及Arteris产品及技能的助力，帮助芯片设计客户在市场竞争中取得上风。
未来，随着片上系统SoC的性能需求越来越高，片上互连网络将势必成为多核/众核处理器的的关键技能。传智驿芯科技将连续与Arteris强强联合，以NoC IP做事、子系统IP开拓、芯片设计做事等业务扎根中国市场，从而加速国产SoC处理器芯片设计。 关于传智驿芯科技传智驿芯科技致力于子系统IP及SoC芯片设计方案的开拓，核心团队成员拥有超二十年IP、SoC芯片和汽车电子行业履历，曾成功研发出超二十款百万片级芯片产品，目前在上海、南京设立研发中央。公司拥有领先的IP&EDA工具和海内顶尖车规级芯片设计履历，在Arteris产品及技能根本上针对中国市场开展自主研发，核心业务紧张涵盖基于NoC技能开拓设计的办理方案、子系统IP开拓、芯片设计做事等。关于ArterisArteris是系统IP的前辈供应商，包括 片上网络 (NoC) 互连 IP 和 IP 支配 技能两部分，可加速各种电子产品的系统级芯片（SoC）半导体开拓和集成。垂直运用包括汽车、移动、消费电子、企业数据中央、5G 通信、工业和物联网，利用 AI/ML 等技能和功能安全为 宝马、博世、百度、 Mobileye、 三星、东芝和 恩智浦等客户供应做事。Arteris IP产品包括FlexNoC® 互连IP，Ncore® 缓存同等性IP，CodaCache® 独立末级缓存，ISO 26262 安全，人工智能，自动时序收敛 和Magillem SoC 集成自动化以及寄存器管理CSRCompiler。Arteris IP 产品可以帮助客户提升性能、降落功耗和面积、提高设计复用效率、加快 SoC 开拓速率，从而降落开拓和生产本钱。
